<sup id="k6uqi"></sup> USB2.0硬件設計.pdf,8.06M,342頁
上傳時間： 2013-05-20
上傳用戶：大融融rr
在數字化推進速度加快的大背景下，全球農業也由傳統農業向現代農業方向轉變，而實現農業信息與數字化則是現代化農業的重要標志與核心技術。我國農業具有地域分散、對象多樣、生物自身變異大、環境因子不確定等特點，也是受環境影響最明顯的領域，因此對環境與生物信息的監測顯得十分重要。同時現代無線網絡信息技術和計算機應用等技術近幾年得到了長足的發展，廣泛的應用于工業的各個領域。因此，將這些最新的技術應用于相對發展較慢的農業各領域顯得迫在眉睫。 本文根據農業對象具有偏遠、分散、易變、多樣等特點，提出了一種針對農業環境信息遠程監測的系統設計方案，并從軟件和硬件二方面詳細介紹了系統方案的設計和實現方法。本研究通過采用μC/OS-Ⅱ系統的嵌入式技術，實現了數據采集系統底層網絡與信息發布上層網絡的無縫連接為建立基于WEB的農業環境遠程監測系統奠定了基礎，同時也為農業網絡通信“最后一公里”問題的解決提供了一種解決方案。 該系統的設計充分利用了網絡技術。通過INTERNET，用戶可以隨時了解農業環境的實時情況以采取措施。系統中嵌入式操作系統μC/OS-Ⅱ的應用提高了系統的實時性、可靠性和可擴展性：減少了對系統硬件的依賴，增加了系統安全性；降低了成本。特別是自主開發的核心板卡，經連續的調試運行穩定、數據可靠。 本文首先介紹了高速實時數據采集系統的發展和現狀。由于傳統的設計方式的欠缺而考慮到將嵌入式操作系統引入到該系統中，很好的解決了多傳感器的接入，使得本系統具有巨大的靈活性和可擴展性。 本文以源碼開放的嵌入式操作系統μC/OS-Ⅱ為核心，以LPC2210微控制器為載體，充分利用GPRS無線網絡傳輸技術，實現了高速實時信息監測系統的關鍵設計。 考慮到該系統以后的可擴展性，在設計的過程中硬件部分預留了一部分接口電路以備后續開發使用；軟件的設計過程中應該注意的問題和實際操作中出現的一系列問題以及解決辦法在文中都有詳細的說明，并且軟件的基本構架在文章中也有所體現，文章結尾給出了一些系統經實驗后在WEB上發布顯示的數據。
上傳時間： 2013-07-09
上傳用戶：juyuantwo
任意波形發生器已成為現代測試領域應用最為廣泛的通用儀器之一，代表了信號源的發展方向。直接數字頻率合成(DDS)是二十世紀七十年代初提出的一種全數字的頻率合成技術，其查表合成波形的方法可以滿足產生任意波形的要求。由于現場可編程門陣列(FPGA)具有高集成度、高速度、可實現大容量存儲器功能的特性，能有效地實現DDS技術，極大的提高函數發生器的性能，降低生產成本。 本文首先介紹了函數波形發生器的研究背景和DDS的理論。然后詳盡地敘述了用FPGA完成DDS模塊的設計過程，接著分析了整個設計中應處理的問題，根據設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現。最后就這三個部分分別詳細地進行了闡述。 在實現過程中，本設計選用了Altera公司的EP2C35F672C6芯片作為產生波形數據的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設計中，FPGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具QuartusⅡ并結合Verilog—HDL語言，采用硬件編程的方法很好地解決了這一問題。論文最后給出了系統的測量結果，并對誤差進行了一定分析，結果表明，可輸出步進為0.01Hz，頻率范圍0.01Hz～20MHz的正弦波、三角波、鋸齒波、方波，或0.01Hz～20KHz的任意波。通過實驗結果表明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA技術實現任意波形發生器的方法是可行的。
上傳時間： 2013-08-03
上傳用戶：1079836864
隨著數字化技術的飛速發展，數字視頻信號的傳輸技術更是受到人們的關注。相比較其它類型的信息傳輸如文本和數據，視頻通信需要占用更多的帶寬資源，因此為了實現在帶寬受限的條件下的傳輸，視頻源必須經過大量壓縮。盡管現在的網絡狀況不斷地改善，但相對與快速增長的視頻業務而言，網絡帶寬資源仍然是遠遠不夠的。2003年3月，新一代視頻壓縮標準H．264/AVC的推出，使視頻壓縮研究進入了一個新的層次。H．264標準中包含了很多先進的視頻壓縮編碼方法，與以前的視頻編碼標準相比具有明顯的進步。在相同視覺感知質量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網絡友好性。然而，高編碼壓縮率是以很高的計算復雜度為代價的，H．264標準的計算復雜度約為H．263的3倍，所以在實際應用中必須對其算法進行優化以減低其計算復雜度。 @@ 本文首先介紹了H．264標準的研究背景，分析了國內外H．264硬件系統的研究現狀，并介紹了本文的主要工作。 @@ 接著對H．264編碼標準的理論知識、關鍵技術分別進行了介紹。 @@ 對H．264塊匹配運動估計算法進行研究，對經典的塊匹配運動估計算法通過對比分析，三步、二維等算法在搜索效率上優于全搜索算法，而全搜索算法在數據流的規則性和均勻性有著自己的優越性。 @@ 針對塊匹配運動估計全搜索算法的VLSI結構的特點，提出改進的塊匹配運動估計全搜索算法。本文基于對數據流的分析，對硬件尋址進行了研究。通過一次完整的全搜索數據流分析，改進的塊匹配運動估計算法在時鐘周期、PE資源消耗方面得到優化。 @@ 最后基于FPGA平臺對整像素運動估計模塊進行了研究。首先對運動估計模塊結構進行了功能子模塊劃分；然后對每個子模塊進行設計和仿真和對整個運動估計模塊進行聯合仿真驗證。 @@關鍵詞：H．264；FPGA；QuartusⅡ；幀間預測；運動估計；塊匹配
上傳時間： 2013-04-24
上傳用戶：zttztt2005
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
UBoot源碼分析及在S3C2440的移植過程
上傳時間： 2013-04-24
上傳用戶：CETM008
通信與信息技術行業飛速發展，已成為我國支柱產業之一。隨著該行業的迅速發展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學改革勢在必行。在最初的通信原理實驗設備中每個實驗獨立占用一塊硬件資源，隨著EDA技術的發展，實驗設備廠商將CPLD/FPGA技術作為獨立的一項實驗內容，加入到通信原理實驗設備中。FPGA技術具備集成度高、速度快和現場可編程的優勢，適合高集成度和高速的時序運算。本文總結現有通信原理實驗設備的優缺點，采用FPGA技術設計出集驗證性和設計性于一體，具備較高的綜合性和系統性的通信原理實驗系統。 本系統提供了一個開放性的硬件、軟件平臺，從培養學生實際動手能力出發，利用FPGA在通用的硬件上實現所有實驗內容。學生在本系統上除了能完成已固化的實驗內容，還可以實現電子設計開發和驗證。這對培養學生的實踐能力大有裨益。 本文結合數字通信系統基本模型，把基于FPGA的通信原理實驗系統劃分為信號源模塊、發送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術，能夠生成非常高的頻率精度，可作為任意波形發生器。發送端和接收端模塊結合到一起組成多體制調制解調器，形成多頻段、多波形的軟件無線電系統。載波同步采用全數字COSTAS環提取技術，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統的研究現狀和意義；然后根據通信系統模型從《通信原理》各個章節中提煉出各模塊的實驗內容，分別列出各實驗的數字化實現模型；繼而根據各模塊資源需求選取合適FPGA芯片，并給出硬件設計方案；最后，給出各模塊在FPGA上具體實現過程、系統測試結果及分析。測試和實際運行結果表明設計方法正確，且功能和技術指標滿足設計要求。 關鍵詞：通信原理，實驗系統，FPGA，DDS，多體制調制解調，全數字COSTAS環，位同步
上傳時間： 2013-07-07
上傳用戶：evil
隨著科學技術的飛速發展，電子測量技術被廣泛應用在電子、機械、醫療、測控及航天等各個領域，而電子測量技術要用到各種形式的高質量信號源，因此任意波形發生器的研制就具有非常重要的現實意義。 本文便是基于DDS(DirectDigitalSynthesis)技術進行任意波形發生器研制的。要求可以產生正弦波、方波、三角波與鋸齒波等常規波形，而且能夠產生任意波形，從而滿足研究的需要。具體工作如下： (一)介紹國內外關于任意波形發生器研究的發展情況，闡述頻率合成技術的各種方式與技術對比情況，并選定直接數字頻率合成技術進行研制。 (二)介紹系統的硬件設計構成與功能實現，并對系統部件進行逐一細述。選用單片機作為控制模塊，使用FPGA實現DDS功能作為技術核心，并對外圍電路的設計與接口技術進行分析。 (三)講述DDS的工作原理、工作特點與技術指標，并基于FPGA芯片EP1C3T144C8進行設計，通過使用相位累加器與波形ROM等模塊，實現DDS功能。同時輔以使能模塊與行列式鍵盤，實現各種波形的靈活輸出。 (四)給出系統產生的測試數據，并對影響頻譜純度的雜散與噪聲產生的原因進行分析。
上傳時間： 2013-04-24
上傳用戶：diets
作為電子類專業學生，實驗是提高學生對所學知識的印象以及發現問題和解決問題的能力，增加學生動手能力的必須環節。本設計的目的就是開發一套滿足學生實驗需求的信號源，基于此目的本信號源并不需要突出的性能，但經濟上要求低成本，同時要求操作簡單，能夠輸出多種波形，并且利于學生在此平臺上認識信號源原理，同時方便在此平臺上進行拓展開發。 設計中運用虛擬儀器技術將計算機屏幕作為儀器面板，采用EPP接口，同時在FPGA上開發控制電路，為后續開發留下了空間，同時節省了成本。本設計采用地址線16位，數據線12位的靜態RAM作為信號源的波形存儲器，后端采用兩種濾波類型對需要濾波的信號進行濾波。啟動信號時軟件需要先將波形數據預存在存儲器中便于調用，最后得到的結果基本滿足教學實驗的需求。 本文結構上首先介紹了直接采用DDS芯片制作信號源的利弊，及作者采用這種設計的初衷，然后介紹了信號源的整體結構，總體模塊。以下章節首先介紹FPGA內部設計，包括總體結構和幾大部分模塊，包括：時鐘產生電路，相位累加器，數據輸入控制電路，濾波器控制電路，信號源啟動控制電路。 然后介紹了其他模塊的設計，包括存儲器選擇，幅度控制電路的設計以及濾波器電路的設計，本設計的幅度控制采用兩級DA級聯，以及后端電阻分壓網絡調節的方式進行設計，提高了幅度調節的范圍。對于濾波器的設計，依據不同的信號頻率，分成了4個部分，對于500K以下的信號采用的是二階巴特沃斯有源低通濾波，對于500K以上至5M以下信號采用的五階RC低通濾波器。 在軟件設計部分，分成兩個部分，對于底層驅動程序采用以Labwindows/CVI為平臺進行開發，利用其編譯和執行速度快，并且和LabVIEW能夠很好連接的特性。對于上層控制軟件，采用以LabVIEW為平臺進行開發，充分利用其圖化設計，易于擴展。 論文最后對所做工作進行了總結，提出了進一步改進的方向。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
本文提出了一種基于FPGA的硬件防火墻的實現方案，采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度，無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網絡數據。網絡數據在建立連接跟蹤后，直接由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理，通用CPU在操作系統支持下，完成網絡數據的連接跟蹤的創建、維護，對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長，實現快速轉發的目的。 本文設計了基于FPGA的硬件板的硬件規格，提出了硬件連接跟蹤表的存儲模式，以及規則表的存儲模式和定義等； 防火墻系統軟件采用NetBSD操作系統，完成了硬件板的NetBSD的驅動；在軟件系統完成了新建連接的建立、下發、老化等工作；在連接跟蹤上完成了規則的建立、刪除、修改等工作。 本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換（NAT），設計了連接跟蹤的關鍵數據結構，包過濾的關鍵數據結構等，重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題，新增了部分實現。 在DoS攻擊是一種比較常見的攻擊網絡手段，本文采用了軟硬件結合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應的措施，測試數據表明，對常見的Syn洪水攻擊效果明顯。 在實踐過程中，我們發現了NetBSD操作系統內核的軟件缺陷，做了修正，使之更完善。 經過測試分析，本方案不僅明顯的優于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優點。
上傳時間： 2013-06-21
上傳用戶：zxh1986123
