PCI總線是目前最為流行的一種局部性總線 通過對(duì)PCI總線一些典型功能的分析以及時(shí)序的闡述，利用VetilogHDL設(shè)計(jì)了一個(gè)將非PCI功能設(shè)備轉(zhuǎn)接到PC1總線上的IP Core 同時(shí)，通過在ModeISim SE PLUS 6．0
上運(yùn)行測(cè)試程序模塊，得到了理想的仿真數(shù)據(jù)波形，從軟件上證明了功能的實(shí)現(xiàn)。
標(biāo)簽：
VeriIog
Core
PCI
HDL
上傳時(shí)間：
2014-12-30
上傳用戶：himbly
