亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

SDR-SDRAM

  • 使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

    使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器

    標(biāo)簽: Verilog SDRAM FPGA 控制器

    上傳時(shí)間: 2013-08-08

    上傳用戶:litianchu

  • verilog代碼讀寫SDRAM 不帶仿真

    verilog 代碼,讀寫SDRAM 不帶仿真,需要自己編寫測(cè)試文件

    標(biāo)簽: verilog SDRAM 代碼 讀寫

    上傳時(shí)間: 2013-08-13

    上傳用戶:zh_901

  • fpga+sdram+PHY 芯片設(shè)計(jì)原理圖

    fpga+sdram+PHY 芯片設(shè)計(jì)原理圖

    標(biāo)簽: sdram fpga PHY 芯片設(shè)計(jì)

    上傳時(shí)間: 2013-08-14

    上傳用戶:chongcongying

  • 基于FPGA的SDRAM設(shè)計(jì)

    原版的外文書,基于FPGA的SDRAM設(shè)計(jì),相信大家都會(huì)感興趣!

    標(biāo)簽: SDRAM FPGA

    上傳時(shí)間: 2013-08-19

    上傳用戶:heart_2007

  • SDRAM控制模塊;圖象采集系統(tǒng)說明性穩(wěn)當(dāng);DSP圖象采集系統(tǒng)。SDRAM作為存儲(chǔ)器。

    SDRAM控制模塊;圖象采集系統(tǒng)說明性穩(wěn)當(dāng);DSP圖象采集系統(tǒng)。SDRAM作為存儲(chǔ)器。

    標(biāo)簽: SDRAM DSP 圖象采集

    上傳時(shí)間: 2013-08-23

    上傳用戶:plsee

  • SDRAM與DDR布線指南

    SDRAM與DDR布線指南

    標(biāo)簽: SDRAM DDR 布線

    上傳時(shí)間: 2013-11-22

    上傳用戶:guobing703

  • DRAM內(nèi)存模塊的設(shè)計(jì)技術(shù)

    第二部分:DRAM 內(nèi)存模塊的設(shè)計(jì)技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設(shè)計(jì).............................................................................145第三章 內(nèi)存模塊的時(shí)序要求.............................................................................1493.1 無緩沖(Unbuffered)內(nèi)存模塊的時(shí)序分析.......................................1493.2 帶寄存器(Registered)的內(nèi)存模塊時(shí)序分析...................................154第四章 內(nèi)存模塊信號(hào)設(shè)計(jì).................................................................................1594.1 時(shí)鐘信號(hào)的設(shè)計(jì).......................................................................................1594.2 CS 及CKE 信號(hào)的設(shè)計(jì)..............................................................................1624.3 地址和控制線的設(shè)計(jì)...............................................................................1634.4 數(shù)據(jù)信號(hào)線的設(shè)計(jì)...................................................................................1664.5 電源,參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計(jì)算.............................................................................172第六章 實(shí)際設(shè)計(jì)案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種:SDR,DDR,RAMBUS。其中,RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進(jìn)一步探討,本文所總結(jié)的內(nèi)存設(shè)計(jì)技術(shù)就是針對(duì)SDRAM 而言(包括SDR 和DDR)?,F(xiàn)在我們來簡(jiǎn)單地比較一下SDR 和DDR,它們都被稱為同步動(dòng)態(tài)內(nèi)存,其核心技術(shù)是一樣的。只是DDR 在某些功能上進(jìn)行了改進(jìn),所以DDR 有時(shí)也被稱為SDRAM II。DDR 的全稱是Double Data Rate,也就是雙倍的數(shù)據(jù)傳輸率,但是其時(shí)鐘頻率沒有增加,只是在時(shí)鐘的上升和下降沿都可以用來進(jìn)行數(shù)據(jù)的讀寫操作。對(duì)于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應(yīng)的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

    標(biāo)簽: DRAM 內(nèi)存模塊 設(shè)計(jì)技術(shù)

    上傳時(shí)間: 2014-01-13

    上傳用戶:euroford

  • 利用Virtex-6控制器提升DDR SDRAM的效率

      廠商把產(chǎn)品命名為DDR3-1600,則意味著該廠商將規(guī)定該SDRAM器件的峰值傳輸速率定為1,600MT/s。雖然這些器件確實(shí)能夠達(dá)到所規(guī)定的傳輸速率,但在實(shí)際工作負(fù)載情況下卻不能持續(xù)保持該速率。原因在于行地址沖突、數(shù)據(jù)總線轉(zhuǎn)換損耗、寫恢復(fù)等都會(huì)降低器件的峰值傳輸速率

    標(biāo)簽: Virtex SDRAM DDR 控制器

    上傳時(shí)間: 2013-12-12

    上傳用戶:jkhjkh1982

  • SDRAM的原理和時(shí)序

    SDRAM的原理和時(shí)序 SDRAM內(nèi)存模組與基本結(jié)構(gòu) 我們平時(shí)看到的SDRAM都是以模組形式出現(xiàn),為什么要做成這種形式呢?這首先要接觸到兩個(gè)概念:物理Bank與芯片位寬。1、 物理Bank 傳統(tǒng)內(nèi)存系統(tǒng)為了保證CPU的正常工作,必須一次傳輸完CPU在一個(gè)傳輸周期內(nèi)所需要的數(shù)據(jù)。而CPU在一個(gè)傳輸周期能接受的數(shù) 據(jù)容量就是CPU數(shù)據(jù)總線的位寬,單位是bit(位)。當(dāng)時(shí)控制內(nèi)存與CPU之間數(shù)據(jù)交換的北橋芯片也因此將內(nèi)存總線的數(shù)據(jù)位寬 等同于CPU數(shù)據(jù)總線的位寬,而這個(gè)位寬就稱之為物理Bank(Physical Bank,下文簡(jiǎn)稱P-Bank)的位寬。所以,那時(shí)的內(nèi)存必須要組織成P-Bank來與CPU打交道。資格稍老的玩家應(yīng)該還記 得Pentium剛上市時(shí),需要兩條72pin的SIMM才能啟動(dòng),因?yàn)橐粭l72pin -SIMM只能提供32bit的位寬,不能滿足Pentium的64bit數(shù)據(jù)總線的需要。直到168pin-SDRAM DIMM上市后,才可以使用一條內(nèi)存開機(jī)。不過要強(qiáng)調(diào)一點(diǎn),P-Bank是SDRAM及以前傳統(tǒng)內(nèi)存家族的特有概念,RDRAM中將以通道(Channel)取代,而對(duì) 于像Intel E7500那樣的并發(fā)式多通道DDR系統(tǒng),傳統(tǒng)的P-Bank概念也不適用。2、 芯片位寬 上文已經(jīng)講到SDRAM內(nèi)存系統(tǒng)必須要組成一個(gè)P-Bank的位寬,才能使CPU正常工作,那么這個(gè)P-Bank位寬怎么得到呢 ?這就涉及到了內(nèi)存芯片的結(jié)構(gòu)。 每個(gè)內(nèi)存芯片也有自己的位寬,即每個(gè)傳輸周期能提供的數(shù)據(jù)量。理論上,完全可以做出一個(gè)位寬為64bit的芯片來滿足P-Ban k的需要,但這對(duì)技術(shù)的要求很高,在成本和實(shí)用性方面也都處于劣勢(shì)。所以芯片的位寬一般都較小。臺(tái)式機(jī)市場(chǎng)所用的SDRAM芯片 位寬最高也就是16bit,常見的則是8bit。這樣,為了組成P-Bank所需的位寬,就需要多顆芯片并聯(lián)工作。對(duì)于16bi t芯片,需要4顆(4×16bit=64bit)。對(duì)于8bit芯片,則就需要8顆了。以上就是芯片位寬、芯片數(shù)量與P-Bank的關(guān)系。P-Bank其實(shí)就是一組內(nèi)存芯片的集合,這個(gè)集合的容量不限,但這個(gè)集合的 總位寬必須與CPU數(shù)據(jù)位寬相符。隨著計(jì)算機(jī)應(yīng)用的發(fā)展,

    標(biāo)簽: SDRAM 時(shí)序

    上傳時(shí)間: 2013-11-04

    上傳用戶:zhuimenghuadie

  • 利用FPGA實(shí)現(xiàn)SDRAM控制器的設(shè)計(jì)

    FPGA的應(yīng)用,sdram

    標(biāo)簽: SDRAM FPGA 控制器

    上傳時(shí)間: 2014-12-28

    上傳用戶:aesuser

主站蜘蛛池模板: 含山县| 阳曲县| 望江县| 海安县| 海城市| 松潘县| 铜川市| 望城县| 方城县| 宜君县| 兴城市| 祁连县| 法库县| 荣成市| 香格里拉县| 澎湖县| 尚义县| 富顺县| 玉溪市| 灌南县| 分宜县| 灵宝市| 吉水县| 德兴市| 莒南县| 忻城县| 广灵县| 施甸县| 松溪县| 临沧市| 上高县| 大关县| 郧西县| 翼城县| 安义县| 新平| 桃江县| 遂昌县| 陕西省| 灌云县| 吴桥县|