亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

RTL-usb

  • ARM] KEIL RTL-usb FOR LPC2148 的3個(gè)USB例子的閱讀筆記_ARM] KEIL RTL-usb FOR LPC2148 的3個(gè)USB例子的閱讀筆記_ARM] KEIL RT

    ARM] KEIL RTL-usb FOR LPC2148 的3個(gè)USB例子的閱讀筆記_ARM] KEIL RTL-usb FOR LPC2148 的3個(gè)USB例子的閱讀筆記_ARM] KEIL RTL-usb FOR LPC2148 的3個(gè)USB例子的閱讀筆記_

    標(biāo)簽: KEIL RTL-usb ARM 2148

    上傳時(shí)間: 2017-08-11

    上傳用戶:firstbyte

  • USB v1.1 RTL and design specification

    USB v1.1 RTL and design specification

    標(biāo)簽: specification design USB 1.1

    上傳時(shí)間: 2014-11-29

    上傳用戶:zgu489

  • USB v1.1 RTL and design specification

    USB v1.1 RTL and design specification

    標(biāo)簽: specification design USB 1.1

    上傳時(shí)間: 2013-12-24

    上傳用戶:ywqaxiwang

  • USB v1.1 RTL and design specification

    USB v1.1 RTL and design specification

    標(biāo)簽: specification design USB 1.1

    上傳時(shí)間: 2014-01-26

    上傳用戶:gtzj

  • USB v1.1 RTL and design specification

    USB v1.1 RTL and design specification

    標(biāo)簽: specification design USB 1.1

    上傳時(shí)間: 2017-01-21

    上傳用戶:daguda

  • USB v1.1 RTL and design specification

    USB v1.1 RTL and design specification

    標(biāo)簽: specification design USB 1.1

    上傳時(shí)間: 2017-01-21

    上傳用戶:獨(dú)孤求源

  • usb rtl code, to fpga or asic

    usb rtl code, to fpga or asic

    標(biāo)簽: code asic fpga usb

    上傳時(shí)間: 2013-12-25

    上傳用戶:

  • USB接口引擎的軟核設(shè)計(jì)與FPGA兌現(xiàn).rar

    USB(UniversalSerialBus,通用串行總線)是當(dāng)今消費(fèi)電子產(chǎn)品和儀器設(shè)備中應(yīng)用最廣的接口協(xié)議之一,然而目前國(guó)內(nèi)的USB芯片只有極少數(shù)幾款,產(chǎn)品研究善處于起步階段,絕大部分產(chǎn)品主要由國(guó)外的IC設(shè)計(jì)芯片廠商如Cypress、NEC等一些國(guó)際著名公司提供。因而,如果能夠自主開發(fā)設(shè)計(jì)USB芯片以替代國(guó)外同類產(chǎn)品,將會(huì)有很好的市場(chǎng)前景和利潤(rùn)空間。 本論文課題是針對(duì)基于FPGA(FieldProgrammableGateArray,現(xiàn)場(chǎng)可編程門陣列器件)的數(shù)字電子產(chǎn)品應(yīng)用設(shè)計(jì)一種實(shí)際可復(fù)用的USB接口引擎軟核。該軟核主要是用于處理USB標(biāo)準(zhǔn)協(xié)議包的通信處理,通過外接MCU(MultipointControlUnit,微控制器)就可以實(shí)現(xiàn)完整的USB接口通訊功能。它的功能相當(dāng)于一些USB引擎的專用芯片如:Philips的PDIUSBD12等,其優(yōu)點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、靈活性高、復(fù)用設(shè)計(jì)方便。 功能仿真和綜合測(cè)試結(jié)果顯示本論文所設(shè)計(jì)的接口引擎軟核符合設(shè)計(jì)要求,并且軟核的性能和市場(chǎng)上同類產(chǎn)品基本一致。本論文的創(chuàng)新之處在于:1、從可配置性角度出發(fā)設(shè)計(jì)了低速、全速、高速三種可選模式;2、支持最多31個(gè)可配置端點(diǎn);3、采用了可綜合、可移植的RTL(RegisterTransferLevel,寄存器傳輸級(jí))代碼設(shè)計(jì)規(guī)則,同時(shí)也開發(fā)了可綜合的驗(yàn)證測(cè)試代碼;4、完全由硬件實(shí)現(xiàn)USB通信功能。

    標(biāo)簽: FPGA USB 接口

    上傳時(shí)間: 2013-07-18

    上傳用戶:JasonC

  • 嵌入式USB總線器件端處理器的FPGA實(shí)現(xiàn)研究

      本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實(shí)現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級(jí)實(shí)現(xiàn)及FPGA原型驗(yàn)證、和ASIC實(shí)現(xiàn)研究,包括從模型建立、算法仿真、各個(gè)模塊的RTL級(jí)設(shè)計(jì)及仿真、FPGA的下載測(cè)試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz,等效門面積不超過1萬(wàn)門,完全可應(yīng)用于SOC設(shè)計(jì)中。  本文重點(diǎn)對(duì)嵌入式USB器件端處理器的FPGA實(shí)現(xiàn)作了研究。為了準(zhǔn)確測(cè)試本處理器的運(yùn)行情況,本文應(yīng)用串口傳遞測(cè)試數(shù)據(jù)入FPGA開發(fā)板,測(cè)試模塊讀入測(cè)試數(shù)據(jù),發(fā)送入PC機(jī)的主機(jī)端。通過NI-VISA充當(dāng)軟件端,檢驗(yàn)測(cè)試數(shù)據(jù)的正確。     

    標(biāo)簽: FPGA USB 嵌入式 器件

    上傳時(shí)間: 2013-07-24

    上傳用戶:1079836864

  • USB子類協(xié)議.part2

    USB子類協(xié)議.part2

    標(biāo)簽: part USB 協(xié)議

    上傳時(shí)間: 2013-05-22

    上傳用戶:eeworm

主站蜘蛛池模板: 织金县| 双柏县| 双流县| 隆林| 泗阳县| 宜君县| 额敏县| 塔河县| 哈密市| 长丰县| 寻甸| 息烽县| 昆山市| 洪湖市| 宜宾市| 无锡市| 阳城县| 洛宁县| 武川县| 顺平县| 新蔡县| 红安县| 舟山市| 晴隆县| 梅州市| 石台县| 巴林右旗| 同仁县| 祁东县| 安平县| 洛扎县| 资溪县| 岗巴县| 泾阳县| 普格县| 依安县| 吴江市| 佛坪县| 奉贤区| 芒康县| 栖霞市|