<abbr id="11166"></abbr> 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級流水線結(jié)構(gòu)實(shí)現(xiàn)，減小了譯碼器的時(shí)延，提高了譯碼的速率，使用了VHDL語言完成譯碼器的設(shè)計(jì)與實(shí)現(xiàn)。測試表明，該譯碼器性能優(yōu)良，適用于高速通信。
上傳時(shí)間： 2013-12-13
上傳用戶：yzhl1988
隨著信息時(shí)代的到來，用戶對數(shù)據(jù)保護(hù)和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經(jīng)信道傳輸后，到達(dá)接收端不可避免地會受到干擾而出現(xiàn)信號失真。因此需要采用差錯(cuò)控制技術(shù)來檢測和糾正由信道失真引起的信息傳輸錯(cuò)誤。RS（Reed—Solomon）碼是差錯(cuò)控制領(lǐng)域中一類重要的線性分組碼，由于它編解碼結(jié)構(gòu)相對固定，性能強(qiáng)，不但可以糾正隨機(jī)差錯(cuò)，而且對突發(fā)錯(cuò)誤的糾錯(cuò)能力也很強(qiáng)，被廣泛應(yīng)用在數(shù)字通信、數(shù)據(jù)存儲系統(tǒng)中，以滿足對數(shù)據(jù)傳輸通道可靠性的要求。因此設(shè)計(jì)一款高性能的RS編解碼器不但具有很大的應(yīng)用意義，而且具有相當(dāng)大的經(jīng)濟(jì)價(jià)值。 本文首先介紹了線形分組碼及其子碼循環(huán)碼、BCH碼的基礎(chǔ)理論知識，重點(diǎn)介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進(jìn)行，接著介紹了有限域的有關(guān)理論。基于RS碼傳統(tǒng)的單倍結(jié)構(gòu)，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實(shí)現(xiàn)。其中編碼器基于傳統(tǒng)的線性反饋移位寄存器除法電路并進(jìn)行八倍并行擴(kuò)展，譯碼器關(guān)鍵方程求解模塊基于修正的歐幾里德算法設(shè)計(jì)了一種便于硬件實(shí)現(xiàn)的脈動(dòng)關(guān)鍵方程求解結(jié)構(gòu)，其他模塊均采用九倍并行實(shí)現(xiàn)。由于進(jìn)行了超前運(yùn)算、流水線及并行處理，使編解碼的數(shù)據(jù)吞吐量大為提高，同時(shí)延時(shí)更小。 本論文設(shè)計(jì)了C++仿真平臺，并與HDL代碼結(jié)果進(jìn)行了對比驗(yàn)證。Verilog HDL代碼經(jīng)過modelsim仿真驗(yàn)證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進(jìn)行綜合驗(yàn)證以及靜態(tài)時(shí)序分析，綜合軟件為QUATURSⅡ V8．0。驗(yàn)證及測試表明，本設(shè)計(jì)在滿足編解碼基本功能的基礎(chǔ)上，能夠?qū)崿F(xiàn)數(shù)據(jù)的高吞吐量和低延時(shí)傳輸，達(dá)到性能指標(biāo)要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實(shí)現(xiàn)方面的研究成果，具有通用性、可移植性，有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶：思琦琦
本論文依據(jù)IEEE802.16a物理層對RS-CC碼的參數(shù)要求，研究了RS-CC碼的高速編、譯碼的VLSI硬件算法，同時(shí)對FPGA開發(fā)技術(shù)進(jìn)行了研究，以VerilogHDL為描述語言，在Xilinx公司的FPGA上實(shí)現(xiàn)了高速的RS-CC編、譯碼器。RS譯碼器中，錯(cuò)誤位置多項(xiàng)式和錯(cuò)誤值多項(xiàng)式的求解采用無求逆單元，并具有規(guī)則數(shù)據(jù)流、易于VLSI實(shí)現(xiàn)的改進(jìn)的歐幾里德算法(MEA)；CC譯碼器由采用模歸一化路徑度量的全并行的“加比選(ACS)”模塊和具有脈動(dòng)陣列結(jié)構(gòu)的幸存路徑回溯模塊組成。 在實(shí)現(xiàn)RS-CC譯碼器的過程中，分別從算法上和根據(jù)FPGA的結(jié)構(gòu)特點(diǎn)上，對譯碼器做了一些優(yōu)化工作，降低了硬件資源占有率和提高了譯碼速度。 此外，還搭建了以Xilinx公司40萬等效門的FPGASpartan-Ⅲ400-4PQ208為主體，以Cypress公司的USB2.0芯片CY7C68013為高速數(shù)據(jù)接口的硬件試驗(yàn)平臺，并在此試驗(yàn)平臺上實(shí)現(xiàn)了文中的高速RS-CC編譯碼系統(tǒng)。
標(biāo)簽： 802.16 RS-CC IEEE FPGA
上傳時(shí)間： 2013-06-03
上傳用戶：lx9076
ADuM320x是采用ADI公司iCoupler® 技術(shù)的雙通道數(shù)字隔離器。這些隔離器件將高速CMOS與單芯片變壓器技術(shù)融為一體，具有優(yōu)于光耦合器等替代器件的出色性能特征。 iCoupler器件不用LED和光電二極管，因而不存在一般與光耦合器相關(guān)的設(shè)計(jì)困難。簡單的iCoupler 數(shù)字接口和穩(wěn)定的性能特征，可消除光耦合器通常具有的電流傳輸比不確定、非線性傳遞函數(shù)以及溫度和使用壽命影響等問題。這些iCoupler 產(chǎn)品不需要外部驅(qū)動(dòng)器和其它分立器件。此外，在信號數(shù)據(jù)速率相當(dāng)?shù)那闆r下，iCoupler 器件的功耗只有光耦合器的1/10至1/6。 ADuM320x隔離器提供兩個(gè)獨(dú)立的隔離通道，支持多種通道配置和數(shù)據(jù)速率（請參考數(shù)據(jù)手冊“訂購指南”部分）。兩款器件均可采用2.7 V至5.5 V電源電壓工作，與低壓系統(tǒng)兼容，并且能夠跨越隔離柵實(shí)現(xiàn)電壓轉(zhuǎn)換功能。ADuM320x隔離器具有已取得專利的刷新特性，可確保不存在輸入邏輯轉(zhuǎn)換時(shí)及上電/關(guān)斷條件下的直流正確性。 與ADuM120x隔離器相比，ADuM320x隔離器包含多項(xiàng)電路和布局改進(jìn)，系統(tǒng)級IEC 61000-4-x測試（ESD、突波和浪涌）顯示其性能大大增強(qiáng)。對于ADuM120x或ADuM320x產(chǎn)品，這些測試的精度主要取決于用戶電路板或模塊的設(shè)計(jì)與布局。 應(yīng)用 --尺寸至關(guān)重要的多通道隔離 --SPI 接口/數(shù)據(jù)轉(zhuǎn)換器隔離 --RS-232/RS-422/RS-485收發(fā)器隔離 --數(shù)字現(xiàn)場總線隔離 特性： 增強(qiáng)的系統(tǒng)級ESD保護(hù)性能，符合IEC 61000-4-x標(biāo)準(zhǔn) 工作溫度最高可達(dá)：125℃ 8引腳窄體SOIC封裝，符合RoHS標(biāo)準(zhǔn) 技術(shù)指標(biāo)： 高共模瞬變抗擾度：>25 kV/μs 雙向通信 - 3 V/5 V 電平轉(zhuǎn)換 - 高數(shù)據(jù)速率：dc 至 25 Mbps（NRZ）
標(biāo)簽： ADUM 3200 雙通道 數(shù)字隔離器
上傳時(shí)間： 2013-10-11
上傳用戶：skhlm
ADM2582E/ADM2587E是具備±15 kV ESD保護(hù)功能的完全集成式隔離數(shù)據(jù)收發(fā)器，適合用于多點(diǎn)傳輸線路上的高速通信應(yīng)用。ADM2582E/ADM2587E包含一個(gè)集成式隔離DC-DC電源，不再需要外部DC/DC隔離模塊。 該器件針對均衡的傳輸線路而設(shè)計(jì)，符合ANSI TIA/EIA-485-A-98和ISO 8482:1987(E)標(biāo)準(zhǔn)。 它采用ADI公司的iCoupler®技術(shù)，在單個(gè)封裝內(nèi)集成了一個(gè)三通道隔離器、一個(gè)三態(tài)差分線路驅(qū)動(dòng)器、一個(gè)差分輸入接收器和一個(gè)isoPower DC/DC轉(zhuǎn)換器。該器件采用5V或3.3V單電源供電，從而實(shí)現(xiàn)了完全集成的信號和電源隔離RS-485解決方案。 ADM2582E/ADM2587E驅(qū)動(dòng)器帶有一個(gè)高電平有效使能電路，并且還提供一個(gè)高電平接收機(jī)有效禁用電路，可使接收機(jī)輸出進(jìn)入高阻抗?fàn)顟B(tài)。 該器件具備限流和熱關(guān)斷特性，能夠防止輸出短路。 隔離的RS-485/RS-422收發(fā)器，可配置成半雙工或全雙工模式 isoPower™集成式隔離DC/DC轉(zhuǎn)換器 在RS-485輸入/輸出引腳上提供±15 kV ESD保護(hù)功能 符合ANSI/TIA/EIA-485-A-98和ISO 8482:1987(E)標(biāo)準(zhǔn) ADM2587E數(shù)據(jù)速率： 500 kbps 5 V或3.3V電源供電 總線上擁有256個(gè)節(jié)點(diǎn) 開路和短路故障安全接收機(jī)輸入 高共模瞬態(tài)抑制能力： >25 kV/μs 熱關(guān)斷保護(hù)
上傳時(shí)間： 2013-10-27
上傳用戶：名爵少年
收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機(jī)、 收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機(jī)、 收發(fā)器乃新型通訊系統(tǒng)的基本組件，可以用於各種不同裝置包括手機(jī)、 WLANWLANWLANWLAN網(wǎng)路橋接器與蜂巢式基礎(chǔ)建設(shè)。
標(biāo)簽： 向量訊號產(chǎn)生器 收發(fā)器 測試 速度
上傳時(shí)間： 2013-10-12
上傳用戶：ligi201200
RS-485接口具有較強(qiáng)的抗干擾性，數(shù)據(jù)傳輸?shù)木嚯x較遠(yuǎn)，在一些應(yīng)用中常常需要把RS-232標(biāo)準(zhǔn)的信號轉(zhuǎn)換為RS-485的標(biāo)準(zhǔn)信號進(jìn)傳輸。圖中所示電路允許數(shù)據(jù)在RS-232/RS-485這兩個(gè)不兼容的串行數(shù)據(jù)接口間傳遞。傳輸速度為480波特時(shí)，傳輸距離可達(dá)1750米。圖中雙RS-232收發(fā)器IC1將主機(jī)(PC)輸出的RS-232電平轉(zhuǎn)換為TTL電平，驅(qū)動(dòng)高速RS-485收發(fā)器IC2 的輸入，倒相器使IC2、IC3在受到起始位時(shí)被激活。
上傳時(shí)間： 2015-11-25
上傳用戶：zuozuo1215
利用加強(qiáng)的PWM模組輸出半橋式PWM輸出，並設(shè)定適當(dāng)?shù)目辗r(shí)間，同時(shí)開啟自動(dòng)關(guān)閉功能，當(dāng)RB0觸發(fā)時(shí)檢查蜂鳴器是否運(yùn)作正常，這是PIC184520的源碼
上傳時(shí)間： 2013-12-15
上傳用戶：er1219
本文對OFDM基帶調(diào)制解調(diào)系統(tǒng)的：FPGA設(shè)計(jì)進(jìn)行了研究和論述，重點(diǎn)實(shí)現(xiàn)其中的RS碼編、譯碼模塊和基帶成形濾波器模塊。本文首先介紹了OFDM調(diào)制的原理和OFDM基帶調(diào)制解調(diào)系統(tǒng)的總體設(shè)計(jì)，以及FPGA設(shè)計(jì)的基本原則。接著介紹了RS碼的編碼原理和時(shí)域迭代譯碼算法，在此基礎(chǔ)上設(shè)計(jì)實(shí)現(xiàn)RS碼編碼器和譯碼器。然后介紹了成形濾波的原理和多種實(shí)現(xiàn)成形濾波器的結(jié)構(gòu)，采用多相結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)了平方根升余弦滾降濾波器。
標(biāo)簽： FPGA OFDM 基帶 調(diào)制系統(tǒng)
上傳時(shí)間： 2013-06-11
上傳用戶：TF2015
RSM232P隔離全功能RS-232收發(fā)器是一款具備電源隔離、電氣隔離的全功能RS-232收發(fā)器，使用RSM232P可以提高系統(tǒng)穩(wěn)定性、簡化電路設(shè)計(jì)。電路完全符合EIA/TIA-232E和ITU-T V.28規(guī)格，采用3.3V或5V電源供電，具有2500VDC的隔離電壓，波特率可高達(dá)115200bps。
標(biāo)簽： 232P RSM 232 產(chǎn)品數(shù)據(jù)
上傳時(shí)間： 2013-10-27
上傳用戶：qwe1234
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
