用VHDL 語(yǔ)言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUs II 系統(tǒng)對(duì)FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電
路, 沒(méi)有傳統(tǒng)設(shè)計(jì)中的接線問(wèn)題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。
標(biāo)簽：
VHDL
FPGA
CPLD
PLUs
上傳時(shí)間：
2013-12-28
上傳用戶(hù)：zhengzg
