亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

PLATFORM-specific

  • Windows CE 6.0 BSP for VOIP sample phone. Intel PXA270 platform.

    Windows CE 6.0 BSP for VOIP sample phone. Intel PXA270 platform.

    標(biāo)簽: platform Windows sample Intel

    上傳時(shí)間: 2013-12-23

    上傳用戶:familiarsmile

  • a function for calculating specific volume for ideal gas

    a function for calculating specific volume for ideal gas

    標(biāo)簽: calculating for function specific

    上傳時(shí)間: 2014-01-25

    上傳用戶:yepeng139

  • The ¸ GX401EM VXI module provides a powerful digital signal processing platform for efficient

    The ¸ GX401EM VXI module provides a powerful digital signal processing platform for efficient RF wideband and narrowband interception and monitoring

    標(biāo)簽: processing efficient provides powerful

    上傳時(shí)間: 2017-09-27

    上傳用戶:15071087253

  • platform函數(shù)意思

    platform下的各種函數(shù)的用法及具體的意思。

    標(biāo)簽: platform 函數(shù)

    上傳時(shí)間: 2018-12-04

    上傳用戶:limengyun

  • PLATFORM BUILDER 5.0/6.00

    Platform Builder 6.0 是以VS2005的插件形式安裝集成的。 Platform Builder正版是需要向微軟或者其代理機(jī)構(gòu)購(gòu)買(mǎi)的,官方只有評(píng)估版本的下載。

    標(biāo)簽: 五金手冊(cè)

    上傳時(shí)間: 2013-06-01

    上傳用戶:eeworm

  • 嵌入式視頻監(jiān)控系統(tǒng)的FPGA圖像處理子系統(tǒng)設(shè)計(jì).rar

    隨著圖像處理技術(shù)的不斷發(fā)展,圖像處理技術(shù)在國(guó)民經(jīng)濟(jì)和社會(huì)生活的各個(gè)方面都得到了廣泛的運(yùn)用。與此同時(shí),人們對(duì)圖像處理的要求也越來(lái)越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專(zhuān)用集成芯片(Application Specific Integrated Circuit)和數(shù)字信號(hào)處理器(Digital Signal Process)。進(jìn)入20世紀(jì)以來(lái),伴隨著半導(dǎo)體技術(shù)的發(fā)展,現(xiàn)場(chǎng)可編程門(mén)陣列FPGA以其應(yīng)用靈活、集成度高、功能強(qiáng)大、設(shè)計(jì)周期短、開(kāi)發(fā)成本低的特點(diǎn),越來(lái)越多地被應(yīng)用在圖像處理領(lǐng)域。大量實(shí)踐證明,F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度,因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個(gè)在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預(yù)處理子系統(tǒng)。首先實(shí)現(xiàn)了一個(gè)通用可重復(fù)配置的圖像處理算法研究硬件平臺(tái),完成圖像的采集、接收、處理、存儲(chǔ)、輸出等功能。由于FPGA本身具有完全的可重復(fù)配置性,所以該架構(gòu)的硬件平臺(tái)可以很方便的升級(jí)和重復(fù)配置。其次在該平臺(tái)上,本文使用Verilog HDL硬件語(yǔ)言在FPGA芯片上實(shí)現(xiàn)了多種圖像預(yù)處理算法。在實(shí)現(xiàn)過(guò)程中,為了充分發(fā)揮FPGA在并行處理方面的強(qiáng)大功能,本文對(duì)算法做了一定的改進(jìn),使其盡量能使用并行處理的方式來(lái)完成。實(shí)驗(yàn)結(jié)果表明,本圖像預(yù)處理系統(tǒng)能在毫秒級(jí)高速地完成多種圖像算法,完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實(shí)際運(yùn)用中出現(xiàn)的噪聲類(lèi)型多樣化的情況,我們?cè)O(shè)計(jì)了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過(guò)對(duì)處理后圖像峰值信噪比(PSNR)的分析,控制FPGA對(duì)下一幅圖像的噪聲采用更有針對(duì)性的圖像處理方法。

    標(biāo)簽: FPGA 嵌入式視頻 圖像處理

    上傳時(shí)間: 2013-05-20

    上傳用戶:gundamwzc

  • FPGA中多標(biāo)準(zhǔn)可編程IO端口的設(shè)計(jì).rar

    現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA,F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種,它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專(zhuān)用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設(shè)計(jì)周期盡可能短,最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的ASIC芯片,并且立即投入實(shí)際應(yīng)用之中。現(xiàn)在,F(xiàn)PGA已廣泛地運(yùn)用于通信領(lǐng)域、消費(fèi)類(lèi)電子和車(chē)用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個(gè)大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號(hào)引入FPGA內(nèi)部進(jìn)行邏輯功能的實(shí)現(xiàn)并把結(jié)果輸出給外部電路,并且根據(jù)需要可以進(jìn)行配置來(lái)支持多種不同的接口標(biāo)準(zhǔn)。FPGA允許使用者通過(guò)不同編程來(lái)配置實(shí)現(xiàn)各種邏輯功能,在IO端口中它可以通過(guò)選擇配置方式來(lái)兼容不同信號(hào)標(biāo)準(zhǔn)的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標(biāo)準(zhǔn)的選擇、輸出驅(qū)動(dòng)能力的編程控制、擺率選擇、輸入延遲和維持時(shí)間控制等。 本文是關(guān)于FPGA中多標(biāo)準(zhǔn)兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計(jì)和實(shí)現(xiàn),該課題是成都華微電子系統(tǒng)有限公司FPGA大項(xiàng)目中的一子項(xiàng),目的為在更新的工藝水平上設(shè)計(jì)出能夠兼容單端標(biāo)準(zhǔn)的I/O電路模塊;同時(shí)針對(duì)以前設(shè)計(jì)的I/O模塊不支持雙端標(biāo)準(zhǔn)的缺點(diǎn),要求新的電路模塊中擴(kuò)展出雙端標(biāo)準(zhǔn)的部分。文中以低壓雙端差分標(biāo)準(zhǔn)(LVDS)為代表構(gòu)建雙端標(biāo)準(zhǔn)收發(fā)轉(zhuǎn)換電路,與單端標(biāo)準(zhǔn)比較,LVDS具有很多優(yōu)點(diǎn): (1)LVDS傳輸?shù)男盘?hào)擺幅小,從而功耗低,一般差分線上電流不超過(guò)4mA,負(fù)載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號(hào)擺幅小,從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號(hào)電壓可以從0V到2.4V變化,單端信號(hào)擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化,也就是說(shuō)LVDS允許收發(fā)兩端地電勢(shì)有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開(kāi)發(fā)軟件ISE,設(shè)計(jì)完成了可以用于Virtex系列各低端型號(hào)FPGA的IOB結(jié)構(gòu),它有靈活的可配置性和出色的適應(yīng)能力,能支持大量的I/O標(biāo)準(zhǔn),其中包括單端標(biāo)準(zhǔn),也包括雙端標(biāo)準(zhǔn)如LVDS等。它具有適應(yīng)性的優(yōu)點(diǎn)、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征,這些特點(diǎn)可以改進(jìn)和簡(jiǎn)化系統(tǒng)級(jí)的設(shè)計(jì),為最終的產(chǎn)品設(shè)計(jì)和生產(chǎn)打下基礎(chǔ)。設(shè)計(jì)中對(duì)包括20種IO標(biāo)準(zhǔn)在內(nèi)的各電器參數(shù)按照用戶手冊(cè)描述進(jìn)行仿真驗(yàn)證,性能參數(shù)已達(dá)到預(yù)期標(biāo)準(zhǔn)。

    標(biāo)簽: FPGA 標(biāo)準(zhǔn) 可編程

    上傳時(shí)間: 2013-05-15

    上傳用戶:shawvi

  • 基于FPGA動(dòng)態(tài)重構(gòu)的故障容錯(cuò)技術(shù).rar

    可重構(gòu)計(jì)算技術(shù)兼具通用處理器(General-Purpose Processor,GPP)和專(zhuān)用集成電路(Application Specific Integr—ated Circuits,ASIC)的特點(diǎn),既可以提供硬件高速的特性,又具有軟件可以重新配置的特性。而動(dòng)態(tài)部分可重構(gòu)技術(shù)是可重構(gòu)計(jì)算技術(shù)的最新進(jìn)展之一。該技術(shù)的要點(diǎn)就是在系統(tǒng)正常工作的情況下,修改部分模塊的功能,而系統(tǒng)其它模塊能夠照常運(yùn)行,這樣既節(jié)約硬件資源,又增強(qiáng)了系統(tǒng)靈活性。 可重構(gòu)SoC既可以在處理器上進(jìn)行編程又可以改變FPGA內(nèi)部的硬件結(jié)構(gòu),這使得SoC系統(tǒng)既具有處理器善于控制和運(yùn)算的特點(diǎn),又具FPGA靈活的重構(gòu)特點(diǎn);由于處理器和FPGA硬件是在同一塊硅片上,使得它們之間的通信寬帶大大提高,這種平臺(tái)很適合于容錯(cuò)算法的實(shí)現(xiàn)。 本文基于863計(jì)劃項(xiàng)目;動(dòng)態(tài)重構(gòu)計(jì)算機(jī)的可信實(shí)現(xiàn)關(guān)鍵技術(shù),重點(diǎn)研究應(yīng)用于惡劣環(huán)境中FPGA自我容錯(cuò)的體系結(jié)構(gòu),提出了一套完整的SoC系統(tǒng)的容錯(cuò)設(shè)計(jì)方案,并研究其實(shí)現(xiàn)技術(shù),設(shè)計(jì)實(shí)現(xiàn)了實(shí)現(xiàn)該技術(shù)的硬件平臺(tái)和軟件算法,并驗(yàn)證成功。 論文取得了如下的創(chuàng)新性研究成果: 1、設(shè)計(jì)了實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)的硬件平臺(tái),包括高性能的FPGA(內(nèi)含入式處理器PowcrPC)、PROM、SRAM、FLASH、串口通信等硬件模塊。 2、說(shuō)明了動(dòng)態(tài)重構(gòu)技術(shù)的設(shè)計(jì)規(guī)范和設(shè)計(jì)流程,實(shí)現(xiàn)動(dòng)態(tài)重構(gòu)技術(shù)。 3、提出了一種基于動(dòng)態(tài)重構(gòu)實(shí)現(xiàn)容錯(cuò)的方法,不需要外部處理器干預(yù),由嵌入式處理器負(fù)責(zé)管理整個(gè)過(guò)程。 4、設(shè)計(jì)并實(shí)現(xiàn)了嵌入式處理器運(yùn)行時(shí)需要的軟件,主要有兩個(gè)功能,首先是從CF卡中讀入重構(gòu)所需的配置文件,并將配置文件寫(xiě)進(jìn)FPGA內(nèi)部的配置存儲(chǔ)器中,改變FPGA內(nèi)部的功能。其次,是實(shí)現(xiàn)容錯(cuò)技術(shù)的算法。

    標(biāo)簽: FPGA 動(dòng)態(tài) 容錯(cuò)技術(shù)

    上傳時(shí)間: 2013-04-24

    上傳用戶:edrtbme

  • FPGA測(cè)試方法研究.rar

    FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件,F(xiàn)PGA的出現(xiàn)使得ASIC(Application Specific Integrated Circuits)產(chǎn)品的上市周期大大縮短,并且節(jié)省了大量的開(kāi)發(fā)成本。目前FPGA的功能越來(lái)越強(qiáng)大,滿足了目前集成電路發(fā)展的新需求,但是其結(jié)構(gòu)同益復(fù)雜,規(guī)模也越來(lái)越大,內(nèi)部資源的種類(lèi)也R益豐富,但同時(shí)也給測(cè)試帶來(lái)了困難,F(xiàn)PGA的發(fā)展對(duì)測(cè)試的要求越來(lái)越高,對(duì)FPGA測(cè)試的研究也就顯得異常重要。 本文的主要工作是提出一種開(kāi)關(guān)盒布線資源的可測(cè)性設(shè)計(jì),通過(guò)在FPGA內(nèi)部加入一條移位寄存器鏈對(duì)開(kāi)關(guān)盒進(jìn)行配置編程,使得開(kāi)關(guān)盒布線資源測(cè)試時(shí)間和測(cè)試成本減少了99%以上,而且所增加的芯片面積僅僅在5%左右,增加的邏輯資源對(duì)FPGA芯片的使用不會(huì)造成任何影響,這種方案采用了小規(guī)模電路進(jìn)行了驗(yàn)證,取得了很好的結(jié)果,是一種可行的測(cè)試方案。 本文的另一工作是采用一種FPGA邏輯資源的測(cè)試算法對(duì)自主研發(fā)的FPGA芯片F(xiàn)DP250K的邏輯資源進(jìn)行了嚴(yán)格、充分的測(cè)試,從FPGA最小的邏輯單元LC開(kāi)始,首先得到一個(gè)LC的測(cè)試配置,再結(jié)合SLICE內(nèi)部?jī)蓚€(gè)LC的連接關(guān)系得到一個(gè)SLICE邏輯單元的4種測(cè)試配置,并且采用陣列化的測(cè)試方案,同時(shí)測(cè)試芯片內(nèi)部所有的邏輯單元,使得FPGA內(nèi)部的邏輯資源得完全充分的測(cè)試,測(cè)試的故障覆蓋率可達(dá)100%,測(cè)試配置由配套編程工具產(chǎn)生,測(cè)試取得了完滿的結(jié)果。

    標(biāo)簽: FPGA 測(cè)試 方法研究

    上傳時(shí)間: 2013-06-11

    上傳用戶:唐僧他不信佛

  • CCS3.3_使用手冊(cè)_英文版.rar

    To get started with Code Composer Studio? (CCStudio) Development Tools, review the first two sections of this book. The remaining sections contain more detailed information on specific processes and tools. To determine whether you can utilize these features, see the online help provided with the Code Composer Studio installation.

    標(biāo)簽: CCS 3.3 使用手冊(cè)

    上傳時(shí)間: 2013-07-24

    上傳用戶:zaizaibang

主站蜘蛛池模板: 孝昌县| 台江县| 临高县| 屏南县| 大冶市| 赤水市| 筠连县| 遵义市| 郓城县| 罗源县| 自治县| 桂平市| 兴安盟| 安义县| 博罗县| 弋阳县| 永胜县| 宁南县| 凉城县| 巴里| 台南市| 新干县| 衡阳县| 南岸区| 班玛县| 屯门区| 文山县| 灌云县| 子长县| 洪湖市| 泗水县| 攀枝花市| 饶阳县| 邵东县| 鄄城县| 潜江市| 建平县| 绍兴市| 云林县| 福建省| 搜索|