PCIe規(guī)范，光纖通道控制器
標(biāo)簽： Express 4Gbps PCI 光纖通道
上傳時間： 2013-11-19
上傳用戶：atdawn
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, testbench; and both implementation and simulation scripts
標(biāo)簽： Transceiver Virtex Wizar GTP
上傳時間： 2013-10-23
上傳用戶：leyesome
隨著信號速率的不斷提升，只對高速信號的發(fā)送端物理層測試已經(jīng)不能夠完全反應(yīng)系統(tǒng)的特性，因此接收機(jī)測試也已成為了高速信號的必測項目，尤其是對于信號速率高于5Gbps以上，規(guī)范均會規(guī)定要求產(chǎn)品必須通過接收機(jī)一致性測試。接收端測試的基本原理是測試儀器（通常使用誤碼分析儀或者信號源和能分析誤碼的專用協(xié)議分析儀來完成）發(fā)出特定的碼型給被測接收端，接收端在環(huán)回（Loopback）模式下再將數(shù)據(jù)接收、恢復(fù)后通過其Tx端發(fā)送回測試儀器，由測試儀器完成其發(fā)出去的數(shù)據(jù)和接收到的數(shù)據(jù)的對比，從而分析出誤碼的數(shù)量。
上傳時間： 2013-10-22
上傳用戶：zukfu
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯(lián)板的設(shè)計驗驗。 PCB設(shè)計的經(jīng)驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強(qiáng)邊. 5.陰陽板的設(shè)計需作特殊考量. 6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2014-12-31
上傳用戶：sunshine1402
附件是一款PCB阻抗匹配計算工具，點擊CITS25.exe直接打開使用，無需安裝。附件還帶有PCB連板的一些計算方法，連板的排法和PCB聯(lián)板的設(shè)計驗驗。 PCB設(shè)計的經(jīng)驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進(jìn)板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優(yōu)先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強(qiáng)邊. 5.陰陽板的設(shè)計需作特殊考量. 6.工藝邊需根據(jù)實際需要作設(shè)計調(diào)整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設(shè)備正常卡壓距離為不少於3mm,及符合實際要求下的連板經(jīng)濟(jì)性. 7.FIDUCIAL MARK或稱光學(xué)定位點,一般設(shè)計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現(xiàn)象;定位孔設(shè)計在板邊,為對稱設(shè)計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據(jù)連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設(shè)計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設(shè)備>. 10.使用針孔(郵票孔)聯(lián)接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding機(jī)上的夾具穩(wěn)定工作,還應(yīng)考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上傳時間： 2013-10-15
上傳用戶：3294322651
PCIe規(guī)范，光纖通道控制器
標(biāo)簽： Express 4Gbps PCI 光纖通道
上傳時間： 2013-10-21
上傳用戶：ppeyou
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規(guī)範(fàn)”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產(chǎn). (2) “錫偷LAYOUT RULE建議規(guī)範(fàn)”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規(guī)範(fàn)”:為製造單位為提高量產(chǎn)良率,建議R&D在design階段即加入PCB Layout. (4) ”零件選用建議規(guī)範(fàn)”: Connector零件在未來應(yīng)用逐漸廣泛, 又是SMT生產(chǎn)時是偏移及置件不良的主因,故製造希望R&D及採購在購買異形零件時能顧慮製造的需求, 提高自動置件的比例.
標(biāo)簽： LAYOUT PCB 設(shè)計規(guī)范
上傳時間： 2013-11-03
上傳用戶：tzl1975
The LogiCORE™ GTP Wizard automates the task of creating HDL wrappers to configure the high-speed serial GTP transceivers in Virtex™-5 LXT and SXT devices. The menu-driven interface allows one or more GTP transceivers to be configured using pre-definedtemplates for popular industry standards, or from scratch, to support a wide variety of custom protocols.The Wizard produces a wrapper, an example design, and a testbench for rapid integration and verification of the serial interface with your custom function Features• Creates customized HDL wrappers to configureVirtex-5 RocketIO™ GTP transceivers• Users can configure Virtex-5 GTP transceivers toconform to industry standard protocols usingpredefined templates, or tailor the templates forcustom protocols• Included protocol templates provide support for thefollowing specifications: Aurora, CPRI, FibreChannel 1x, Gigabit Ethernet, HD-SDI, OBSAI,OC3, OC12, OC48, PCI Express® (PCIe®), SATA,SATA II, and XAUI• Automatically configures analog settings• Each custom wrapper includes example design, testbench; and both implementation and simulation scripts
標(biāo)簽： Transceiver Virtex Wizar GTP
上傳時間： 2013-10-20
上傳用戶：dave520l
本文介紹一種基于PCI Express 總線的高速數(shù)據(jù)采集卡的設(shè)計方案及功能實現(xiàn)。給出系統(tǒng)的基本結(jié)構(gòu)及單元組成，重點闡述系統(tǒng)硬件設(shè)計的關(guān)鍵技術(shù)和本地總線的控制邏輯，詳細(xì)探討了基于DriverWorks 的設(shè)備驅(qū)動程序的開發(fā)以及上層應(yīng)用軟件的設(shè)計。該系統(tǒng)通過實踐驗證，可用于衛(wèi)星下行高速數(shù)據(jù)的接收并可適用于其他高速數(shù)據(jù)采集與處理系統(tǒng)。關(guān)鍵詞：PCI Express 總線 PCIE PEX8311 DMA 板卡驅(qū)動 隨著空間科學(xué)和空間電子學(xué)技術(shù)的飛速發(fā)展，空間科學(xué)實驗的種類和數(shù)量以及科學(xué)實驗所產(chǎn)生的數(shù)據(jù)量不斷增加。為了使地面接收處理系統(tǒng)能夠?qū)崟r處理和顯示科學(xué)圖像數(shù)據(jù)，必須要設(shè)計出新的地面數(shù)據(jù)接收處理系統(tǒng)，實現(xiàn)大量高速數(shù)據(jù)的正確接收采集、處理以及存儲。為了滿足地面系統(tǒng)的要求，并為以后的計算機(jī)系統(tǒng)升級提供更廣闊的空間，本系統(tǒng)擬采用第三代I/O 互連技術(shù)PCI Express（簡稱PCI-E）作為本數(shù)據(jù)采集卡的進(jìn)機(jī)總線形式。本文通過對PCI-E 總線專用接口芯片PLX 公司的PEX8311 性能分析，特別是對突發(fā)讀、寫和DMA讀操作的時序研究，設(shè)計出本地總線的可編程控制邏輯，并詳細(xì)討論了整個PCI-E 高速數(shù)據(jù)采集卡的硬件設(shè)計方案，以及WDM 驅(qū)動程序和上層應(yīng)用程序的設(shè)計方法。
標(biāo)簽： Express PCI 總線 卡的設(shè)計
上傳時間： 2013-10-28
上傳用戶：tianyi996
Debussy是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool，這套軟體主要不是用來跑模擬或看波形，它最強(qiáng)大的功能是：能夠在HDL source code、schematic diagram、waveform、state bubble diagram之間，即時做trace，協(xié)助工程師debug。 可能您會覺的：只要有simulator如ModelSim就可以做debug了，我何必再學(xué)這套軟體呢? 其實Debussy v5.0以後的新版本，還提供了nLint -- check coding style & synthesizable，這蠻有用的，可以協(xié)助工程師了解如何寫好coding style，並養(yǎng)成習(xí)慣。 下圖所示為整個Debussy的原理架構(gòu)，可歸納幾個結(jié)論：
標(biāo)簽： Analysis Software Debussy Debug
上傳時間： 2014-01-14
上傳用戶：hustfanenze
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<pre id="s8wcm"></pre>