PCB布線的規(guī)則PCB布線的規(guī)則PCB布線的規(guī)則PCB布線的規(guī)則PCB布線的規(guī)則
上傳時(shí)間： 2013-06-15
上傳用戶(hù)：caiiicc
多層PCB電路板設(shè)計(jì)方法，詳盡的介紹了多層板的設(shè)計(jì)，圖文并茂。（PROTEL）
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：nairui21
BGA布線指南 BGA CHIP PLACEMENT AND ROUTING RULE BGA是PCB上常用的組件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以bga的型式包裝，簡(jiǎn)言之，80﹪的高頻信號(hào)及特殊信號(hào)將會(huì)由這類(lèi)型的package內(nèi)拉出。因此，如何處理BGA package的走線，對(duì)重要信號(hào)會(huì)有很大的影響。 通常環(huán)繞在BGA附近的小零件，依重要性為優(yōu)先級(jí)可分為幾類(lèi)： 1. by pass。 2. clock終端RC電路。 3. damping（以串接電阻、排組型式出現(xiàn)；例如memory BUS信號(hào)） 4. EMI RC電路（以dampin、C、pull height型式出現(xiàn)；例如USB信號(hào)）。 5. 其它特殊電路（依不同的CHIP所加的特殊電路；例如CPU的感溫電路）。 6. 40mil以下小電源電路組（以C、L、R等型式出現(xiàn)；此種電路常出現(xiàn)在AGP CHIP or含AGP功能之CHIP附近，透過(guò)R、L分隔出不同的電源組）。 7. pull low R、C。 8. 一般小電路組（以R、C、Q、U等型式出現(xiàn)；無(wú)走線要求）。 9. pull height R、RP。 中文DOC，共5頁(yè)，圖文并茂
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：cxy9698
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對(duì)象，系統(tǒng)硬件設(shè)計(jì)以DSP和FPGA為實(shí)現(xiàn)平臺(tái)，采用以DSP實(shí)現(xiàn)其加密算法、以FPGA實(shí)現(xiàn)其外圍電路，對(duì)數(shù)字電視條件接收系統(tǒng)進(jìn)行設(shè)計(jì)。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢(shì)，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計(jì)方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)各部分的硬件原理圖進(jìn)行詳細(xì)設(shè)計(jì)，并進(jìn)行 PCB設(shè)計(jì)。其次采用從上而下的設(shè)計(jì)方式，對(duì)FPGA實(shí)現(xiàn)的邏輯功能劃分為各個(gè)功能模塊，然后再對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)、仿真。采用Quartus Ⅱ7.2軟件對(duì)FPGA實(shí)現(xiàn)的邏輯功能進(jìn)行設(shè)計(jì)、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿(mǎn)足TS流加擾要求；塊加密模塊的最高時(shí)鐘頻率達(dá)到229.89MHz，流加密模塊的最高時(shí)鐘頻率達(dá)到331.27MHz，對(duì)于實(shí)際的碼流來(lái)說(shuō)，具有比較大的時(shí)序裕量；DSP接口模塊滿(mǎn)足 ADSP BF-535的讀寫(xiě)時(shí)序；包處理模塊實(shí)現(xiàn)對(duì)加密后數(shù)據(jù)的包處理。最后對(duì)條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進(jìn)行設(shè)計(jì)。 ECC設(shè)計(jì)時(shí)采用C語(yǔ)言與匯編語(yǔ)言混合編程，充分利用兩種編程語(yǔ)言的優(yōu)勢(shì)。將ECC 與AES加密算法在VisualDSP++3.0開(kāi)發(fā)環(huán)境下進(jìn)行驗(yàn)證，并下載至ADSP BF-535評(píng)估板上運(yùn)行。輸出結(jié)果表明：有限域運(yùn)算匯編語(yǔ)言編程的實(shí)現(xiàn)方式，其運(yùn)行速度明顯提高， 192位加法提高380個(gè)時(shí)鐘周期，32位乘法提高92個(gè)時(shí)鐘周期；ECC與AES達(dá)到加密要求。上述工作對(duì)數(shù)字電視條件接收系統(tǒng)的設(shè)計(jì)具有實(shí)際的應(yīng)用價(jià)值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時(shí)間： 2013-07-03
上傳用戶(hù)：www240697738
sop-4 pcb封裝圖,非常難找，自己做了一個(gè)
上傳時(shí)間： 2013-06-08
上傳用戶(hù)：cy_ewhat
原理圖和pcb圖的漢化 方法 PowerLogic漢化 PowerPCB漢化
上傳時(shí)間： 2013-06-12
上傳用戶(hù)：jjq719719
QFN SMT工藝設(shè)計(jì)指導(dǎo).pdf 一、基本介紹 QFN（Quad Flat No Lead）是一種相對(duì)比較新的IC封裝形式，但由于其獨(dú)特的優(yōu)勢(shì)，其應(yīng)用得到了快速的增長(zhǎng)。QFN是一種無(wú)引腳封裝，它有利于降低引腳間的自感應(yīng)系數(shù)，在高頻領(lǐng)域的應(yīng)用優(yōu)勢(shì)明顯。QFN外觀呈正方形或矩形，大小接近于CSP，所以很薄很輕。元件底部具有與底面水平的焊端，在中央有一個(gè)大面積裸露焊端用來(lái)導(dǎo)熱，圍繞大焊端的外圍四周有實(shí)現(xiàn)電氣連接的I/O焊端，I/O焊端有兩種類(lèi)型：一種只裸露出元件底部的一面，其它部分被封裝在元件內(nèi)；另一種焊端有裸露在元件側(cè)面的部分。 QFN采用周邊引腳方式使PCB布線更靈活，中央裸露的銅焊端提供了良好的導(dǎo)熱性能和電性能。這些特點(diǎn)使QFN在某些對(duì)體積、重量、熱性能、電性能要求高的電子產(chǎn)品中得到了重用。 由于QFN是一種較新的IC封裝形式，IPC-SM-782等PCB設(shè)計(jì)指南上都未包含相關(guān)內(nèi)容，本文可以幫助指導(dǎo)用戶(hù)進(jìn)行QFN的焊盤(pán)設(shè)計(jì)和生產(chǎn)工藝設(shè)計(jì)。但需要說(shuō)明的是本文只是提供一些基本知識(shí)供參考，用戶(hù)需要在實(shí)際生產(chǎn)中不斷積累經(jīng)驗(yàn)，優(yōu)化焊盤(pán)設(shè)計(jì)和生產(chǎn)工藝設(shè)計(jì)方案，以取得令人滿(mǎn)意的焊接效果
標(biāo)簽： QFN SMT 工藝 設(shè)計(jì)指導(dǎo)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：吳之波123
很實(shí)用的抗干擾，對(duì)pcb設(shè)計(jì)很有幫助；很實(shí)用的抗干擾，對(duì)pcb設(shè)計(jì)很有幫助
標(biāo)簽： 電子電路 抗干擾技術(shù)
上傳時(shí)間： 2013-07-28
上傳用戶(hù)：tongda
是基于51單片機(jī)的開(kāi)發(fā)板的PCB圖，值得你我共同研究。
標(biāo)簽： PCB 單片機(jī)開(kāi)發(fā)板
上傳時(shí)間： 2013-07-07
上傳用戶(hù)：er1219
不錯(cuò)的學(xué)習(xí)材料，介紹了PCB制造工藝，包括材料、工藝、流程、DFM等等
上傳時(shí)間： 2013-08-01
上傳用戶(hù)：小火車(chē)?yán)怖怖?/p>
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
