隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務(wù)需求的不斷增長，獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能?；谟布AID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等?？刂破骷瓤梢宰鳛镽AID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
值得學(xué)習(xí)的電路畫圖書籍，實(shí)用性非常大，proteldxp2004教材，PCB布線規(guī)則。
上傳時(shí)間： 2013-06-01
上傳用戶：lguotao
這個(gè)是PCB制版的常用規(guī)則，很適合初學(xué)者！
上傳時(shí)間： 2013-04-24
上傳用戶：13681659100
電子制造業(yè)的入門培訓(xùn)內(nèi)容，包括PCB，元器件，靜電防護(hù)，操作工具等，對新入門的同學(xué)是很好的參考資料；
標(biāo)簽： 電子產(chǎn)品 制造 培訓(xùn)教材
上傳時(shí)間： 2013-05-28
上傳用戶：qazwsxedc
周立功EasyARM2100原理圖PCB,包含原理圖和PCB 布局
上傳時(shí)間： 2013-07-07
上傳用戶：sxdtlqqjl
OMAP-L138母板設(shè)計(jì)文件(包括原理圖及PCB)，PCB為ORCAD的
上傳時(shí)間： 2013-06-10
上傳用戶：fandeshun
本文針對高速PCB板信號接地設(shè)計(jì)中存在接地噪聲及電磁輻射等問題,提出了高速PCB接地模型,并從PCB設(shè)計(jì)中布線策略的分析和去耦電容的使用等幾個(gè)方面討論了解決高速PCB板的接地噪聲和電磁輻射問題的方法。
標(biāo)簽： PCB 地線 布線設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：jingfeng0192
本電路圖為三星S3C2440芯片的底板電路圖PCB與原理圖
上傳時(shí)間： 2013-08-04
上傳用戶：chitu38
數(shù)字式π/4-DQPSK是一種線性窄帶調(diào)制技術(shù)，具有頻譜利用率高、頻譜特性好、抗衰落性能強(qiáng)、可用非相干解調(diào)等突出特點(diǎn)。在移動通信、衛(wèi)星通信中得到廣泛應(yīng)用?！ ”疚慕榻B了π/4-DQPSK調(diào)制解調(diào)的基本原理和各個(gè)模塊的設(shè)計(jì)實(shí)現(xiàn)；完成了調(diào)制解調(diào)算法的Matlab仿真設(shè)計(jì)；采用VHDL硬件描述語言在Xilinx公司的ISE5.2開發(fā)環(huán)境下設(shè)計(jì)實(shí)現(xiàn)各個(gè)模塊，通過了時(shí)序仿真，實(shí)現(xiàn)了正確解調(diào)；分析了在實(shí)現(xiàn)過程中，采用1bit差分檢測了誤碼率。文章由推出的誤碼率表達(dá)式得到靜態(tài)高斯噪聲下，信噪比為16dB時(shí)誤碼率可達(dá)10-8。用Protel99SE進(jìn)行PCB板設(shè)計(jì)，完成程序下載進(jìn)FPGA芯片以及電路調(diào)試，其輸入符號速率200kbps，調(diào)制中頻455kHz。測試結(jié)果驗(yàn)證了程序的正確，實(shí)現(xiàn)了π/4-DQPSK調(diào)制解調(diào)系統(tǒng)完成預(yù)定的目標(biāo)?！ ?/p>
標(biāo)簽： DQPSK FPGA 數(shù)字式 調(diào)制解調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：June
根據(jù)雷達(dá)、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊?，研究人員正尋求新的高速的數(shù)字信號處理實(shí)現(xiàn)方法，以滿足這種高速地處理數(shù)據(jù)的需要。 本文對單片F(xiàn)PGA的雷達(dá)處理機(jī)實(shí)現(xiàn)進(jìn)行了研究。文章根據(jù)線性調(diào)頻信號脈沖壓縮理論，選擇合適的加窗函數(shù)，對線性調(diào)頻信號進(jìn)行脈沖壓縮，得出仿真結(jié)果；完成了雷達(dá)信號處理部分的PCB制版；確定了與其他PCB板之間的接口關(guān)系；編寫了FPGA程序，采用DA算法并根據(jù)FIR原理實(shí)現(xiàn)32階濾波器，進(jìn)行了脈沖壓縮處理?！ ?/p>
上傳時(shí)間： 2013-04-24
上傳用戶：suonidaoke
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
