亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

PCB信號(hào)完整性分析

  • DAC34H84 HD2 性能優(yōu)化與PCB布局建議

    DAC34H84 是一款由德州儀器(TI)推出的四通道、16 比特、采樣1.25GSPS、功耗1.4W 高性能的數(shù)模轉(zhuǎn)換器。支持625MSPS 的數(shù)據(jù)率,可用于寬帶與多通道系統(tǒng)的基站收發(fā)信機(jī)。由于無線通信技術(shù)的高速發(fā)展與各設(shè)備商基站射頻拉遠(yuǎn)單元(RRU/RRH)多種制式平臺(tái)化的要求,目前收發(fā)信機(jī)單板支持的發(fā)射信號(hào)頻譜越來越寬,而中頻頻率一般沒有相應(yīng)提高,所以中頻發(fā)射DAC 發(fā)出中頻(IF)信號(hào)的二次諧波(HD2)或中頻與采樣頻率Fs 混疊產(chǎn)生的信號(hào)(Fs-2*IF)離主信號(hào)也越來越近,因此這些非線性雜散越來越難被外部模擬濾波器濾除。這些子進(jìn)行pcb設(shè)計(jì)布局,能取得較好的信號(hào)完整性效果,可以在pcb打樣后,更放心。這些雜散信號(hào)會(huì)降低發(fā)射機(jī)的SFDR 性能,優(yōu)化DAC 輸出的二次諧波性能也就變得越來越重要。

    標(biāo)簽: DAC 34H H84 HD2

    上傳時(shí)間: 2013-12-28

    上傳用戶:tsfh

  • PCB板材選取與高頻PCB制板要求

    本文通過對(duì)微帶傳輸特性、常用板材性能參數(shù)進(jìn)行比較分析,給出用于無線通信模擬前端、高速數(shù)字信號(hào)等應(yīng)用中PCB板材選取方案,進(jìn)一步從線寬、過孔、線間串?dāng)_、屏蔽等方面總結(jié)高頻板PCB設(shè)計(jì)要點(diǎn)

    標(biāo)簽: PCB 板材 高頻

    上傳時(shí)間: 2013-10-12

    上傳用戶:wmwai1314

  • Cadence高速PCB設(shè)計(jì)

      簡要闡述了高速PCB設(shè)計(jì)的主要內(nèi)容, 并結(jié)合Cadence軟件介紹其解決方案比較了傳統(tǒng)高速設(shè)計(jì)方法與以Cadence為代表的現(xiàn)代高速PCB設(shè)計(jì)方法的主要差異指出在進(jìn)行高速設(shè)計(jì)過程中必須借助于EDA軟件工具進(jìn)行定性和定童分析, 進(jìn)行仿真測試, 才能保證設(shè)計(jì)成功

    標(biāo)簽: Cadence PCB

    上傳時(shí)間: 2013-11-05

    上傳用戶:xiaoxiang

  • 差分線對(duì)的PCB設(shè)計(jì)要點(diǎn)

      信號(hào)完整性是高速數(shù)字系統(tǒng)中要解決的一個(gè)首要問題之一,如何在高速PCB 設(shè)計(jì)過程中充分考慮信號(hào)完整性因素,并采取有效的控制措施,已經(jīng)成為當(dāng)今系統(tǒng)設(shè)計(jì)能否成功的關(guān)鍵。在這方面,差分線對(duì)具有很多優(yōu)勢,比如更高的比特率 ,更低的功耗 ,更好的噪聲性能和更穩(wěn)定的可靠性等。目前,差分線對(duì)在高速數(shù)字電路設(shè)計(jì)中的應(yīng)用越來越廣泛,電路中最關(guān)鍵的信號(hào)往往都要采用差分線對(duì)設(shè)計(jì)。介紹了差分線對(duì)在PCB 設(shè)計(jì)中的一些要點(diǎn),并給出具體設(shè)計(jì)方案。

    標(biāo)簽: PCB 差分線

    上傳時(shí)間: 2013-10-26

    上傳用戶:lps11188

  • PCB布線知識(shí)面試題_PCB工程師必備

    本內(nèi)容匯總了近30個(gè)PCB布線知識(shí)面試題是PCB工程師必備的知識(shí)點(diǎn)總結(jié),也是面試者需要的知識(shí)。如何處理實(shí)際布線中的一些理論沖突的問題,在高速設(shè)計(jì)中,如何解決信號(hào)的完整性問題?差分布線方式是如何實(shí)現(xiàn)的?對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線,如何實(shí)現(xiàn)差分布線?等問題

    標(biāo)簽: PCB 布線 工程師 面試題

    上傳時(shí)間: 2015-01-02

    上傳用戶:eastimage

  • 高速電路傳輸線效應(yīng)分析與處理

    隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高,電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì),總線的工作頻率也已經(jīng)達(dá)到或者超過50MHZ,有一大部分甚至超過100MHZ。目前約80% 的設(shè)計(jì)的時(shí)鐘頻率超過50MHz,將近50% 以上的設(shè)計(jì)主頻超過120MHz,有20%甚至超過500M。當(dāng)系統(tǒng)工作在50MHz時(shí),將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問題;而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí),除非使用高速電路設(shè)計(jì)知識(shí),否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無法工作。因此,高速電路信號(hào)質(zhì)量仿真已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過高速電路仿真和先進(jìn)的物理設(shè)計(jì)軟件,才能實(shí)現(xiàn)設(shè)計(jì)過程的可控性。傳輸線效應(yīng)基于上述定義的傳輸線模型,歸納起來,傳輸線會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來以下效應(yīng)。 · 反射信號(hào)Reflected signals · 延時(shí)和時(shí)序錯(cuò)誤Delay & Timing errors · 過沖(上沖/下沖)Overshoot/Undershoot · 串?dāng)_Induced Noise (or crosstalk) · 電磁輻射EMI radiation

    標(biāo)簽: 高速電路 傳輸線 效應(yīng)分析

    上傳時(shí)間: 2013-11-05

    上傳用戶:tzrdcaabb

  • LVDS與高速PCB設(shè)計(jì)

    LVDS(低壓差分信號(hào))標(biāo)準(zhǔn)ANSI/TIA /E IA26442A22001廣泛應(yīng)用于許多接口器件和一些ASIC及FPGA中。文中探討了LVDS的特點(diǎn)及其PCB (印制電路板)設(shè)計(jì),糾正了某些錯(cuò)誤認(rèn)識(shí)。應(yīng)用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計(jì)算方法,給出了計(jì)算單線阻抗和差分阻抗的公式,通過實(shí)際計(jì)算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時(shí)的幾點(diǎn)建議。關(guān)鍵詞: LVDS, 阻抗分析, 阻抗計(jì)算, PCB設(shè)計(jì) LVDS (低壓差分信號(hào))是高速、低電壓、低功率、低噪聲通用I/O接口標(biāo)準(zhǔn),其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號(hào)輸出邊緣變化很快,其信號(hào)通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進(jìn)行PCB (印制電路板)設(shè)計(jì)時(shí),超高速PCB設(shè)計(jì)和差分信號(hào)理論就顯得特別重要。

    標(biāo)簽: LVDS PCB

    上傳時(shí)間: 2013-10-31

    上傳用戶:adada

  • PCB被動(dòng)組件的隱藏特性解析

    PCB 被動(dòng)組件的隱藏特性解析 傳統(tǒng)上,EMC一直被視為「黑色魔術(shù)(black magic)」。其實(shí),EMC是可以藉由數(shù)學(xué)公式來理解的。不過,縱使有數(shù)學(xué)分析方法可以利用,但那些數(shù)學(xué)方程式對(duì)實(shí)際的EMC電路設(shè)計(jì)而言,仍然太過復(fù)雜了。幸運(yùn)的是,在大多數(shù)的實(shí)務(wù)工作中,工程師并不需要完全理解那些復(fù)雜的數(shù)學(xué)公式和存在于EMC規(guī)范中的學(xué)理依據(jù),只要藉由簡單的數(shù)學(xué)模型,就能夠明白要如何達(dá)到EMC的要求。本文藉由簡單的數(shù)學(xué)公式和電磁理論,來說明在印刷電路板(PCB)上被動(dòng)組件(passivecomponent)的隱藏行為和特性,這些都是工程師想讓所設(shè)計(jì)的電子產(chǎn)品通過EMC標(biāo)準(zhǔn)時(shí),事先所必須具備的基本知識(shí)。導(dǎo)線和PCB走線導(dǎo)線(wire)、走線(trace)、固定架……等看似不起眼的組件,卻經(jīng)常成為射頻能量的最佳發(fā)射器(亦即,EMI的來源)。每一種組件都具有電感,這包含硅芯片的焊線(bond wire)、以及電阻、電容、電感的接腳。每根導(dǎo)線或走線都包含有隱藏的寄生電容和電感。這些寄生性組件會(huì)影響導(dǎo)線的阻抗大小,而且對(duì)頻率很敏感。依據(jù)LC 的值(決定自共振頻率)和PCB走線的長度,在某組件和PCB走線之間,可以產(chǎn)生自共振(self-resonance),因此,形成一根有效率的輻射天線。在低頻時(shí),導(dǎo)線大致上只具有電阻的特性。但在高頻時(shí),導(dǎo)線就具有電感的特性。因?yàn)樽兂筛哳l后,會(huì)造成阻抗大小的變化,進(jìn)而改變導(dǎo)線或PCB 走線與接地之間的EMC 設(shè)計(jì),這時(shí)必需使用接地面(ground plane)和接地網(wǎng)格(ground grid)。導(dǎo)線和PCB 走線的最主要差別只在于,導(dǎo)線是圓形的,走線是長方形的。導(dǎo)線或走線的阻抗包含電阻R和感抗XL = 2πfL,在高頻時(shí),此阻抗定義為Z = R + j XL j2πfL,沒有容抗Xc = 1/2πfC存在。頻率高于100 kHz以上時(shí),感抗大于電阻,此時(shí)導(dǎo)線或走線不再是低電阻的連接線,而是電感。一般而言,在音頻以上工作的導(dǎo)線或走線應(yīng)該視為電感,不能再看成電阻,而且可以是射頻天線。

    標(biāo)簽: PCB 被動(dòng)組件

    上傳時(shí)間: 2013-11-16

    上傳用戶:極客

  • PCB布線原則

    PCB 布線原則連線精簡原則連線要精簡,盡可能短,盡量少拐彎,力求線條簡單明了,特別是在高頻回路中,當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長的線就例外了,例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì),銅線的載流能力取決于以下因素:線寬、線厚(銅鉑厚度)、允許溫升等,下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系(軍品標(biāo)準(zhǔn)),可以根據(jù)這個(gè)基本的關(guān)系對(duì)導(dǎo)線寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電流(導(dǎo)線厚50um,允許溫升10℃)導(dǎo)線寬度(Mil) 導(dǎo)線電流(A) 其中:K 為修正系數(shù),一般覆銅線在內(nèi)層時(shí)取0.024,在外層時(shí)取0.048;T 為最大溫升,單位為℃;A 為覆銅線的截面積,單位為mil(不是mm,注意);I 為允許的最大電流,單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多,例如銅膜線的拐彎處應(yīng)為圓角或斜角(因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能)雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線,盡量避免平行走線,減小寄生耦合等。一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線,如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等,地線的設(shè)計(jì)原則如下:1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中,信號(hào)的工作頻率小于1MHZ,它的布線和器件間的電感影響較小,而接地電路形成的環(huán)流對(duì)干擾影響較大,因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ 時(shí),如果采用一點(diǎn)接地,其地線的長度不應(yīng)超過波長的1/20,否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開若線路板上既有邏輯電路又有線性電路,應(yīng)盡量使它們分開。一般數(shù)字電路的抗干擾能力比較強(qiáng),例如TTL 電路的噪聲容限為0.4~0.6V,CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍,而模擬電路只要有很小的噪聲就足以使其工作不正常,所以這兩類電路應(yīng)該分開布局布線。3、 接地線應(yīng)盡量加粗若接地線用很細(xì)的線條,則接地電位會(huì)隨電流的變化而變化,使抗噪性能降低。因此應(yīng)將地線加粗,使它能通過三倍于印制板上的允許電流。如有可能,接地線應(yīng)在2~3mm 以上。4、 接地線構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板,其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻,從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是:􀁺?電電源的輸入端跨½10~100uf的的電解電容器,如果印制電路板的位置允許,采Ó100uf以以上的電解電容器抗干擾效果會(huì)更好¡���?原原則上每個(gè)集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容,如遇印制板空隙不夠,可Ã4~8個(gè)個(gè)芯片布置一¸1~10uf的的鉭電容(最好不用電解電容,電解電容是兩層薄膜卷起來的,這種卷起來的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感,最好使用鉭電容或聚碳酸醞電容)。���?對(duì)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件,ÈRA、¡ROM存存儲(chǔ)器件,應(yīng)在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長,尤其是高頻旁路電容不能有引線¡三¡過過孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中,看似簡單的過孔也往往會(huì)給電路的設(shè)計(jì)帶來很大的負(fù)面效應(yīng),為了減小過孔的寄生效應(yīng)帶來的不利影響,在設(shè)計(jì)中可以盡量做到£���?從從成本和信號(hào)質(zhì)量兩方面來考慮,選擇合理尺寸的過孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來說,選Ó10/20mi((鉆¿焊焊盤)的過孔較好,對(duì)于一些高密度的小尺寸的板子,也可以嘗試使Ó8/18Mil的的過孔。在目前技術(shù)條件下,很難使用更小尺寸的過孔了(當(dāng)孔的深度超過鉆孔直徑µ6倍倍時(shí),就無法保證孔壁能均勻鍍銅);對(duì)于電源或地線的過孔則可以考慮使用較大尺寸,以減小阻抗¡���?使使用較薄µPCB板板有利于減小過孔的兩種寄生參數(shù)¡���? PCB板板上的信號(hào)走線盡量不換層,即盡量不要使用不必要的過孔¡���?電電源和地的管腳要就近打過孔,過孔和管腳之間的引線越短越好¡���?在在信號(hào)換層的過孔附近放置一些接地的過孔,以便為信號(hào)提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的,高速芯片用在關(guān)鍵地方¡?可可用串一個(gè)電阻的方法,降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼,ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時(shí)鐘¡?時(shí)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件,石英晶體振蕩器的外殼要接地¡?用用地線將時(shí)鐘區(qū)圈起來,時(shí)鐘線盡量短¡?石石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線¡?時(shí)時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)ÀI/O線線和接插件¡?時(shí)時(shí)鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動(dòng)電路盡量靠½PCB板板邊,讓其盡快離¿PC。。對(duì)進(jìn)ÈPCB的的信號(hào)要加濾波,從高噪聲區(qū)來的信號(hào)也要加濾波,同時(shí)用串終端電阻的辦法,減小信號(hào)反射¡? MCU無無用端要接高,或接地,或定義成輸出端,集成電路上該接電源、地的端都要接,不要懸空¡?閑閑置不用的門電路輸入端不要懸空,閑置不用的運(yùn)放正輸入端接地,負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線,以減小高頻信號(hào)對(duì)外的發(fā)射與耦合¡?印印制板按頻率和電流開關(guān)特性分區(qū),噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線,特別是時(shí)鐘¡?對(duì)¶A/D類類器件,數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短,去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線要盡量粗,并在兩邊加上保護(hù)地,高速線要短要直¡?對(duì)對(duì)噪聲敏感的線不要與大電流,高速開關(guān)線并行¡?弱弱信號(hào)電路,低頻電路周圍不要形成電流環(huán)路¡?任任何信號(hào)都不要形成環(huán)路,如不可避免,讓環(huán)路區(qū)盡量小¡?每每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲(chǔ)能電容,使用管狀電容時(shí),外殼要接地¡?對(duì)對(duì)干擾十分敏感的信號(hào)線要設(shè)置包地,可以有效地抑制串?dāng)_¡?信信號(hào)在印刷板上傳輸,其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱延遲時(shí)間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境,例如在一個(gè)振動(dòng)或者其他容易使板子變形的環(huán)境中采用過細(xì)的銅膜導(dǎo)線很容易起皮拉斷等¡安全工作原Ô要保證安全工作,例如要保證兩線最小間距要承受所加電壓峰值,高壓線應(yīng)圓滑,不得有尖銳的倒角,否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計(jì)要考慮組裝是否方便,例如印制板上有大面積地線和電源線區(qū)時(shí)(面積超¹500平平方毫米),應(yīng)局部開窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì),例如元件的焊接點(diǎn)用焊盤來表示,這些焊盤(包括過孔)均會(huì)自動(dòng)不上阻焊油,但是如用填充塊當(dāng)表貼焊盤或用線段當(dāng)金手指插頭,而又不做特別處理,(在阻焊層畫出無阻焊油的區(qū)域),阻焊油將掩蓋這些焊盤和金手指,容易造成誤解性錯(cuò)誤£SMD器器件的引腳與大面積覆銅連接時(shí),要進(jìn)行熱隔離處理,一般是做一¸Track到到銅箔,以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過孔時(shí),必須做一個(gè)孔蓋,以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對(duì)加工,組裝的工藝有足夠的認(rèn)識(shí)和了解,例È5mil的的線做腐蝕要±8mil難難,所以價(jià)格要高,過孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法:均勻分布熱負(fù)載、給零件裝散熱器,局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā),印制板最好是直立安裝,板與板的距離一般不應(yīng)小Ó2c,,而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列,發(fā)熱量小或耐熱性差的器件(如小信號(hào)晶體管、小規(guī)模集³電路、電解電容等)放在冷卻氣流的最上(入口處),發(fā)熱量大或耐熱性好的器件(如功率晶體管、大規(guī)模集成電路等)放在冷卻Æ流最下。在水平方向上,大功率器件盡量靠近印刷板的邊沿布置,以便縮短傳熱路徑;在垂直方向上,大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時(shí)對(duì)其他器件溫度的影響。對(duì)溫度比較敏感的器件最好安置在溫度最低的區(qū)域(如設(shè)備的µ部),千萬不要將它放在發(fā)熱器件的正上方,多個(gè)器件最好是在水平面上交錯(cuò)布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動(dòng),所以在設(shè)計(jì)時(shí)要研究空氣流動(dòng)的路徑,合理配置器件或印制電路板。采用合理的器件排列方式,可以有效地降低印制電路的溫升。此外通過降額使用,做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡

    標(biāo)簽: PCB 布線原則

    上傳時(shí)間: 2015-01-02

    上傳用戶:15070202241

  • MPC8379E與DDR2之間的PCB布線及仿真設(shè)計(jì)

    研究了MPC8379E處理器的相關(guān)資料和DDR2的特性,以及它們之間PCB布線的規(guī)則和仿真設(shè)計(jì)。由于MPC8379E和DDR2都具有相當(dāng)高的工作頻率,所以他們之間的走線必須滿足高速PCB布線規(guī)則,還要結(jié)合實(shí)際系統(tǒng)中的層疊、阻抗等,采取特殊布線方法。本文使用EDA工具Cadence仿真設(shè)計(jì)了DDR2拓?fù)浣Y(jié)構(gòu)和信號(hào)完整性。

    標(biāo)簽: 8379E 8379 DDR2 MPC

    上傳時(shí)間: 2013-11-15

    上傳用戶:baitouyu

主站蜘蛛池模板: 昆山市| 平顺县| 云安县| 靖西县| 芮城县| 宝山区| 蚌埠市| 西乌珠穆沁旗| 巴青县| 南昌县| 固原市| 拉萨市| 西乌珠穆沁旗| 岳普湖县| 澳门| 慈利县| 郸城县| 金寨县| 上饶县| 图木舒克市| 扬中市| 久治县| 海林市| 佛学| 上饶市| 铜梁县| 金秀| 涞源县| 武川县| 雷山县| 札达县| 隆子县| 崇左市| 马关县| 凌云县| 卢湾区| 永德县| 宾川县| 宿迁市| 苍南县| 道孚县|