<sub id="abvvr"></sub>
摘要：詳細(xì)介紹了一種基于三菱PLC的實(shí)訓(xùn)系統(tǒng)的設(shè)計(jì)與研制。通過自己動(dòng)手設(shè)計(jì)、研發(fā)實(shí)訓(xùn)系統(tǒng)，是培養(yǎng)良好的工程意識(shí)較強(qiáng)的實(shí)踐能力、敏銳的創(chuàng)新能力的一條有效途徑。
標(biāo)簽： plc
上傳時(shí)間： 2022-07-12
上傳用戶：ttalli
51單片機(jī)的三路PWM輸出程序源碼與proteus仿真圖，程序代碼注釋詳細(xì)，非常適合單片機(jī)愛好者參考學(xué)習(xí)。
標(biāo)簽： 51單片機(jī) pwm 程序 proteus 仿真
上傳時(shí)間： 2022-07-23
上傳用戶：qingfengchizhu
本文著重研究用現(xiàn)場(chǎng)可編程門陣列(FPGA)來開發(fā)設(shè)計(jì)精插補(bǔ)芯片。選用Altera公司的Cyclone系列的EP1C3T144C8芯片設(shè)計(jì)了逐點(diǎn)比較法，數(shù)字積分法和比較積分法三種經(jīng)典插補(bǔ)算法，并對(duì)各種算法模塊進(jìn)行了仿真驗(yàn)證。又設(shè)計(jì)了三個(gè)算法選通信號(hào)，將三種算法模塊綜合成了一個(gè)整電路。 在完成了FPGA內(nèi)部三種算法的實(shí)現(xiàn)后，設(shè)計(jì)以一個(gè)STC單片機(jī)為粗插補(bǔ)處理器的FPGA實(shí)驗(yàn)開發(fā)系統(tǒng)，并制作了PCB板。實(shí)驗(yàn)開發(fā)系統(tǒng)板中設(shè)計(jì)了單片機(jī)程序下載和的FPGA下載配置電路，并且配有FPGA專用配置芯片，能實(shí)現(xiàn)FPGA上電自動(dòng)配置。可用該實(shí)驗(yàn)系統(tǒng)板進(jìn)行精插補(bǔ)芯片的設(shè)計(jì)與開發(fā)，以及對(duì)所完成設(shè)計(jì)的功能進(jìn)行驗(yàn)證。 為驗(yàn)證所設(shè)計(jì)芯片的插補(bǔ)功能，編寫了單片機(jī)粗插補(bǔ)程序，將產(chǎn)生的粗插補(bǔ)坐標(biāo)增量發(fā)給FPGA進(jìn)行插補(bǔ)實(shí)驗(yàn)，得到了理想的插補(bǔ)輸出脈沖。又編寫了單片機(jī)脈沖處理程序，讀回了FPGA的輸出脈沖，并由串口發(fā)送給PC機(jī)。最后通過編寫PC機(jī)的串口通信程序以及根據(jù)插補(bǔ)脈沖繪圖的程序，把FPGA的輸出脈沖繪制成了插補(bǔ)軌跡圖形。 最終繪圖結(jié)果顯示，在20M輸入時(shí)鐘頻率下，由插補(bǔ)脈沖生成的插補(bǔ)軌跡圖形正確，驗(yàn)證了本文設(shè)計(jì)的三種插補(bǔ)算法功能的正確性。本設(shè)計(jì)插補(bǔ)芯片達(dá)到了高速插補(bǔ)功能要求。
標(biāo)簽： FPGA 數(shù)控 片的設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：zgu489
圖像采集是數(shù)字化圖像處理的第一步，開發(fā)圖像采集平臺(tái)是視覺系統(tǒng)開發(fā)的基礎(chǔ)。視覺檢測(cè)的速度是視覺檢測(cè)要解決的關(guān)鍵技術(shù)之一，也是專用圖像處理系統(tǒng)設(shè)計(jì)所要完成的首要目標(biāo)
標(biāo)簽： 高速圖像采集
上傳時(shí)間： 2013-04-24
上傳用戶：waitingfy
有源濾波器檢測(cè)算法的MATLAB程序，應(yīng)用DQ0 算法，電流源加的是5 次諧波
標(biāo)簽： MATLAB 有源濾波器 檢測(cè)算法 程序
上傳時(shí)間： 2015-04-24
上傳用戶：zhangzhenyu
是關(guān)于CPU進(jìn)程調(diào)度的模擬程序，可以實(shí)現(xiàn)三種算法的進(jìn)程調(diào)度：先來先服務(wù)，短進(jìn)程優(yōu)先，最高優(yōu)先級(jí)。是操作系統(tǒng)的大作業(yè)。
標(biāo)簽： CPU 進(jìn)程 調(diào)度 模擬
上傳時(shí)間： 2015-06-14
上傳用戶：ggwz258
遺傳算法的matlab程序，包括三個(gè)，cross,ga,myfun
上傳時(shí)間： 2014-01-18
上傳用戶：王者A
遺傳算法的matlab描述，上面有三幅算法結(jié)果的圖示
上傳時(shí)間： 2013-12-23
上傳用戶：1109003457
AD HOC 網(wǎng)絡(luò)[1 ]是一種不需要基礎(chǔ)設(shè)施的自組織和自管理網(wǎng)絡(luò), 網(wǎng)絡(luò)中所有的節(jié)點(diǎn)同時(shí)具有終端 和路由器的功能. 因此, 網(wǎng)絡(luò)可以通過節(jié)點(diǎn)路由發(fā)現(xiàn)機(jī)制轉(zhuǎn)發(fā)分組, 并進(jìn)行路由維護(hù). DSR 是為AD HOC 網(wǎng) 絡(luò)設(shè)計(jì)的路由協(xié)議, 性能較優(yōu), 但對(duì)延遲、帶寬、丟包率等都沒加限制, 即無QoS 支持. 采用遺傳算法對(duì)其 進(jìn)行路由發(fā)現(xiàn)的優(yōu)化, 使之具有QoS 保障. 并采用仿真實(shí)驗(yàn)對(duì)基于遺傳算法的動(dòng)態(tài)源路由協(xié)議與原有的動(dòng)態(tài) 源路由協(xié)議在延遲、投遞率和網(wǎng)絡(luò)開銷等方面進(jìn)行了比較, 分析了改進(jìn)后的路由協(xié)議對(duì)網(wǎng)絡(luò)質(zhì)量的影響.
標(biāo)簽： 網(wǎng)絡(luò) HOC DSR 節(jié)點(diǎn)
上傳時(shí)間： 2013-12-19
上傳用戶：mikesering
數(shù)值分析上機(jī)實(shí)驗(yàn)，包括高斯、拉格朗日、龍貝格三種算法的實(shí)現(xiàn)
標(biāo)簽： 數(shù)值分析 上機(jī)實(shí)驗(yàn)
上傳時(shí)間： 2014-01-02
上傳用戶：cylnpy
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
