亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

PC接口

  • TS流復用器及其接口

    在數字電視系統中,MPEG-2編碼復用器是系統傳輸的核心環節,所有的節目、數據以及各種增值服務都是通過復用打包成傳輸流傳輸出去。目前,只有少數公司掌握復用器的核心算法技術,能夠采用MPEG-2可變碼率統計復用方法提高帶寬利用率,保證高質量圖像傳輸。由于目前正處廣播電視全面向數字化過渡期間,市場潛力巨大,因此對復用器的研究開發非常重要。本文針對復用器及其接口技術進行研究并設計出成形產品。 文中首先對MPEG-2標準及NIOS Ⅱ軟核進行分析。重點研究了復用器中的部分關鍵技術:PSI信息提取及重構算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現方法,并通過了硬件驗證。然后對復用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復用器整體功能進行詳細分析,并劃分軟硬件各自需要完成的功能。給出復用器的整體方案以及ASI接口和DS3接口設計方案。 ●在FPGA上采用c語言實現了PSI信息提取與重構算法。 ●給出了實現快速的PID映射方法,并根據FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩定性。 ●采用Verilog設計了SI信息提取與重構的硬件平臺,并用c語言實現了SDT表的提取與重構算法,在FPGA中成功實現了動態分配內存空間。 ●在FPGA上實現了.ASI接口,主要分析了位同步的實現過程,實現了一種新的快速實現字節同步的設計。 ●在FPGA上實現了DS3接口,提出并實現了一種兼容式DS3接口設計。并對幀同步設計進行改進。 ●完成部分PCB版圖設計,并進行調試監測。 本復用器設計最大特點是將軟件設計和硬件設計進行合理劃分,硬件平臺及接口采用Verilog語言實現,PSI信息算法主要采用c語言實現。這種軟硬件的劃分使系統設計更加靈活,且軟件設計與硬件設計可同時進行,極大的提高了工作效率。 整個項目設計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設計平臺下設計實現。根據此方案已經開發出兩臺帶有ASI和DS3接口的數字電視TS流復用器,經測試達到了預期的性能和技術指標。

    標簽: TS流 復用器 接口

    上傳時間: 2013-06-10

    上傳用戶:01010101

  • 基于FPGA的USB接口數據采集系統研究

    隨著科學技術水平的不斷提高,在科研和生產過程中為了更加真實的反映被測對象的性質,對測試系統的性能要求越來越高。傳統的測試裝置,由于傳輸速度低或安裝不便等問題已不能滿足科研和生產的實際需要。USB技術的出現很好的解決了上述問題。USB總線具有支持即插即用、易于擴展、傳輸速率高(USB2.0協議下為480Mbps)等優點,已逐漸得到廣泛的應用。 本課題研究并設計了一套基于USB2.0的數據采集系統。論文首先詳細介紹了USB總線協議,然后從系統的總體結構、硬件電路、軟件程序以及系統性能檢測等幾個方面,詳細闡述了系統的設計思想和實現方案。系統采用雙12位A/D轉換器,提供兩條模擬信號通道,可以同時采集雙路信號,最高的采樣率為200KHz。USB接口芯片采用Cypress公司的CY7C68013。論文詳細介紹了其在SlaveFIFO接口模式下的電路設計和程序設計。系統應用FPGA芯片作系統的核心控制,控制系統的數據采集和與USB接口芯片的數據交換,并產生其中的邏輯控制信號和時序信號。同時應用FPGA芯片作系統的核心控制可提高了系統穩定性、減小設備的體積。系統的軟件設計,主要包括FPGA芯片中的邏輯、時序控制程序、8051固件程序、客戶應用程序及其驅動程序。客戶端選擇了微軟的Visual Studio6.0 C++作開發平臺,雖然增加了復雜程度,但是軟件執行效率及重用性均得到提高。 最后,應用基于USB2.0的數據采集系統測試標準信號及電木的導熱系數,以驗證測試系統的可靠信與準確性。

    標簽: FPGA USB 接口 數據采集

    上傳時間: 2013-04-24

    上傳用戶:鳳臨西北

  • 高速工業標記控制系統

    在工業領域中,經常需要在產品表面留下永久性的標識,通常作為便于今后追蹤的商標、流水號、日期等等。特別在機械行業對零部件的管理,在市場上需要對其進行識別和質量跟蹤。機械行業在零部件上的標記打印在追求美觀的同時,要求有一定的打印速度和打印深度。標記打印能夠為企業提供產品的可追溯性,更好的貫徹IS09000標準。 由于傳統的標記打印在打印效率、美觀以及防偽等方面存在問題,不適應現代化大生產要求,而激光打印技術雖然較好的克服了傳統工藝的許多缺點,但激光器在惡劣的生成現場缺乏長期穩定性的工作特點的制約,不能完全滿足生產實際的需要。為了彌補上述不足,適應大批量生產發展需要,氣動標記打印技術成為一種較好的選擇。 本課題在分析了現在市場上存在氣動標記刻印系統的優缺點后,針對現有的標記打印機打印速度相對較慢,打印精度相對較低以及控制軟件不靈活的缺點,設計了一套新的控制方案,使用FPGA作為核心控制器,配合PC機標記打印軟件工作,代替以往PC或單片機的控制。該方案充分利用了FPGA可以高速并行工作的特點,能夠高精度平穩的輸出控制脈沖,使打印過程平穩進行。 本文描述了從總體方案設計到一些關鍵模塊的設計思路和設計細節。根據設計要求,總體方案中提出了整個控制系統的劃分和關鍵設計指標上的考慮。在硬件設計方面完成硬件電路設計,包括接口電路設計和抗干擾設計;在設計FPGA控制器時,采用了優化后的比較積分直線插補算法使得輸出的插補脈沖均勻穩定;采用梯形速率控制算法,克服了速度突變情況時的失步或過沖現象;在軟件方面,新開發了一套PC工業標記系統軟件,采用了多線程技術和TTF矢量字庫等技術。 整套標記打印系統經過較長時間的運行調試,表現穩定,現已經試用性投放市場.從生產廠家重慶恒偉精密機械有限公司和客戶的反饋信息來看,系統工作穩定,打印速度達到設計指標,能夠在256細分下驅動電機平穩快速運動,打印精度高,達到市場領先水平,并且得到客戶充分的肯定。

    標簽: 工業 標記 控制系統

    上傳時間: 2013-06-21

    上傳用戶:rishian

  • 基于FPGA的靜止圖像壓縮系統的研究

    基于FPGA的靜止圖像壓縮系統的研究-JPEG編碼器的設計電力電子與電力傳動數字圖像在人們生活中的應用越來越廣泛,由于原始圖像數據量比較大,因此數字圖像壓縮技術逐漸成為圖像應用的一個核心環節。在數字圖像壓縮領域,國際標準化組織于1992年推出的JPEG標準應用最為廣泛。 本文基于FPGA設計了JPEG圖像壓縮系統,通過改進算法,優化結構,在合理的利用硬件資源的條件下,有效的挖掘出算法內部的并行性。改進了DCT變換算法,設計了并行查找表結構的乘法器,采用了流水線優化算法來解決時間并行性問題,提高了DCT模塊的運算速度。依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成了Huffman編碼運算,同時提高了編碼速度。整個設計通過EDA軟件進行了邏輯綜合及功能與時序仿真。綜合和仿真結果表明,本文提出的算法在速度和資源利用方面均達到了較好的狀態,可滿足實時JPEG圖像壓縮的要求。 設計了一個硬件開發平臺,對JPEG圖像壓縮系統進行了驗證。硬件平臺上使用ADV7181B來實現AD轉換;使用TI公司TMS320C6416型DSP芯片實現了系統配置以及通過PCI接口與上位機PC的實現數據交換;使用Microsoft VC++6.0開發平臺開發了系統控制軟件平臺,實現對整個壓縮系統的控制。

    標簽: FPGA 圖像壓縮系統

    上傳時間: 2013-05-24

    上傳用戶:GHF

  • 基于FPGA的矩陣運算實現

    密集型的矩陣運算在信號處理和圖像處理中被廣泛應用,而且往往需要系統進行實時運算,這就需要系統具有很高的吞吐率。因此尋找矩陣運算的高速實現方法是很有意義的。FPGA的運算速度快并且可以并行運算,和其它矩陣運算的實現方式相比,FPGA有其獨特的優勢。本文主要設計并實現了基于FPGA的各種矩陣運算模塊。 本文首先介紹了矩陣運算的特點和原理,接著討論了FPGA浮點運算單元的VHDL設計方法,在此基礎上,設計了矩陣相乘累加、三角矩陣求逆和一般矩陣分解求逆的運算模塊,給出矩陣階數擴大時各種矩陣運算的分塊實現方法。然后在ModelSim環境下仿真了一般矩陣的求逆模塊,與Maflab仿真結果比較,分析了運算精度、時間復雜度和資源占用情況,在Virtex-4系列FPGA硬件平臺上進行了調試和測試,并通過USB接口將矩陣運算結果送入PC機,驗證了基于FPGA矩陣運算的正確性和可行性。最后對矩陣求逆模塊在雷達信號中的應用作了簡單介紹。

    標簽: FPGA 矩陣運算

    上傳時間: 2013-07-20

    上傳用戶:561596

  • 1553B總線接口技術研究及FPGA實現

    本論文在詳細研究MIL-STD-1553B數據總線協議以及參考國外芯片設計的基礎上,結合目前新興的EDA技術和大規模可編程技術,提出了一種全新的基于FPGA的1553B總線接口芯片的設計方法。 從專用芯片實現的具體功能出發,結合自頂向下的設計思想,給出了總線接口的總體設計方案,考慮到電路的具體實現對結構進行模塊細化。在介紹模擬收發器模塊的電路設計后,重點介紹了基于FPGA的BC、RT、MT三種類型終端設計,最終通過工作方式選擇信號以及其他控制信號將此三種終端結合起來以達到通用接口的功能。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。為了資源的合理利用,對其中相當部分模塊進行復用。在設計過程中采用自頂向下、碼型轉換中的全數字鎖相環、通用異步收發器UART等關鍵技術。本設計使用VHDL描述,在此基礎之上采用專門的綜合軟件對設計進行了綜合優化,在FPGA芯片EP1K100上得以實現。通過驗證證明該設計能夠完成BC/RT/MT三種模式的工作,能處理多種消息格式的傳輸,并具有較強的檢錯能力。 最后設計了總線接口芯片測試系統,選擇TMS320LF2407作為主處理器,測試主要包括主處理器的自發自收驗證,加入RS232串口調試過程提高測試數據的直觀性。驗證的結果表明本文提出的設計方案是合理的。

    標簽: 1553B FPGA 總線接口 技術研究

    上傳時間: 2013-04-24

    上傳用戶:sz_hjbf

  • 圖像處理算法研究及硬件設計

    隨著圖像分辨率的越來越高,軟件實現的圖像處理無法滿足實時性的需求;同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上,用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構,架構包括PC機預處理和通信軟件,控制模塊,計算單元,存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現,根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口,不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波,中值濾波,卷積運算及高斯濾波,形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略,通過性能分析,FPGA實現圖像處理在時間上比軟件處理有了很大的提高;通過結果的比較,發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進,提高了算法的可用性,同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的,在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。

    標簽: 圖像處理 算法研究 硬件設計

    上傳時間: 2013-05-30

    上傳用戶:水瓶kmoon5

  • 銀江接口的源代碼

    銀江接口的源代碼,利用VC編寫,可以用于股票數據的實時獲取

    標簽: 接口 源代碼

    上傳時間: 2013-07-12

    上傳用戶:jlyaccounts

  • 多端口主從式多機通信系統的研究

    利用端口串行通信接口卡來擴展多個串行口是解決工業過程中集散控制系統的一種有效方法,文中介紹了利用MOXA公司生產的8端口串行通信接口板在PC機與89C51單片機之間進行串行通信的擴展方法,給出了使用多

    標簽: 多端口 多機通信

    上傳時間: 2013-07-20

    上傳用戶:風之驕子

  • 基于FPGA控制的高速數據采集系統

    數據采集系統是信號與信息處理系統中不可缺少的重要組成部分,同時也是軟件無線電系統中的核心模塊,在現代雷達系統以及無線基站系統中的應用越來越廣泛。為了能夠滿足目前對軟件無線電接收機自適應性及靈活性的要求,并充分體現在高性能FPGA平臺上設計SOC系統的思路,本文提出了由高速高精度A/D轉換芯片、高性能FPGA、PCI總線接口、DB25并行接口組成的高速數據采集系統設計方案及實現方法。其中FPGA作為本系統的控制核心和傳輸橋梁,發揮了極其重要的作用。通過FPGA不僅完成了系統中全部數字電路部分的設計,并且使系統具有了較高的可適應性、可擴展性和可調試性。 在時序數字邏輯設計上,充分利用FPGA中豐富的時序資源,如鎖相環PLL、觸發器,緩沖器FIFO、計數器等,能夠方便的完成對系統輸入輸出時鐘的精確控制以及根據系統需要對各處時序延時進行修正。 在存儲器設計上,采用FPGA片內存儲器。可根據系統需要隨時進行設置,并且能夠方便的完成數據格式的合并、拆分以及數據傳輸率的調整。 在傳輸接口設計上,采用并行接口和PCI總線接口的兩種數據傳輸模式。通過FPGA中的宏功能模塊和IP資源實現了對這兩種接口的邏輯控制,可使系統方便的在兩種傳輸模式下進行切換。 在系統工作過程控制上,通過VB程序編寫了應用于PC端的上層控制軟件。并通過并行接口實現了PC和FPGA之間的交互,從而能夠方便的在PC機上完成對系統工作過程的控制和工作模式的選擇。 在系統調試方面,充分利用QuartuslI軟件中自帶的嵌入式邏輯分析儀SignalTaplI,實時準確的驗證了在系統整個傳輸過程中數據的正確性和時序性,并極大的降低了用常規儀器觀測FPGA中眾多待測引腳的難度。 本文第四章針對FPGA中各功能模塊的邏輯設計進行了詳細分析,并對每個模塊都給出了精確的仿真結果。同時,文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法,并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。

    標簽: FPGA 控制 高速數據 采集系統

    上傳時間: 2013-06-09

    上傳用戶:lh25584

主站蜘蛛池模板: 涡阳县| 福清市| 保定市| 柳州市| 莱西市| 巩留县| 北京市| 郯城县| 自贡市| 上林县| 乌兰县| 黄梅县| 博白县| 梨树县| 池州市| 和龙市| 基隆市| 兰溪市| 承德县| 英德市| 桃园县| 扶余县| 渭源县| 河曲县| 东乌珠穆沁旗| 东兴市| 文山县| 苗栗县| 京山县| 古田县| 将乐县| 荥阳市| 贵德县| 易门县| 呼图壁县| 潜山县| 榆林市| 都匀市| 逊克县| 镇江市| 郸城县|