<option id="ikq6a"></option>
遺傳算法已經(jīng)成為組合優(yōu)化問題的近似最優(yōu)解的一把鑰匙。它是一種模擬生物進化過程的計算模型，作為一種新的全局優(yōu)化搜索算法，它以其簡單、魯棒性強、適應(yīng)并行處理以及應(yīng)用范圍廣等特點，奠定了作為21世紀關(guān)鍵智能計算的地位。 背包問題是一個典型的組合優(yōu)化問題，在計算理論中屬于NP-完全問題， 其計算復(fù)雜度為，傳統(tǒng)上采用動態(tài)規(guī)劃來求解。設(shè)w是經(jīng)營活動 i 所需要的資源消耗，M是所能提供的資源總量，p是人們經(jīng)營活動i得到的利潤或收益，則背包問題就是在資源有限的條件下， 追求總的最大收益的資源有效分配問題。
上傳時間： 2018-04-26
上傳用戶：jiazhe110125
本書是一部設(shè)計與分析領(lǐng)域的經(jīng)典著作，著重介紹了計算機算法設(shè)計領(lǐng)域的基本原則和根本原理。書中深入分析了一些計算機模型上的算法，介紹了一些和設(shè)計有效算法有關(guān)的數(shù)據(jù)結(jié)構(gòu)和編程技術(shù)，為讀者提供了有關(guān)遞歸方法、分治方法和動態(tài)規(guī)劃方面的詳細實例和實際應(yīng)用，并致力于更有效算法的設(shè)計和開發(fā)。同時，對NP完全等問題能否有效求解進行了分析，并探索了應(yīng)用啟發(fā)式算法解決問題的途徑。另外，本書還提供了大量富有指導(dǎo)意義的習(xí)題。
標簽： 算法分析
上傳時間： 2018-04-28
上傳用戶：jakewyh
全志A20核心板配套開發(fā)底板Cadence原理圖+ Pads2005格式PCB文件+轉(zhuǎn)換后的AD格式原理圖PCB文件：A20_DVK1_BASE_V16_Altium_Designer15.PcbDocA20_DVK1_BASE_V16_BOM_20151015.xlsxA20_DVK1_BASE_V16_Gerber制板文件.rarA20_DVK1_BASE_V16_PADS2005_PCB30.pcbA20_DVK1_BASE_V16_PADS2005_PCB_ASCII.PcbDocA20_DVK1_BASE_V16_PADS9.5.pcba20_dvk1_base_v16_SCH_20151015.pdfA20_DVK1_BASE_V16_元件位置查找圖_20151102.pdfA20_DVK1_BASE_V16_原理圖_OrCAD16.5.DSNA20_DVK1_BASE_V16_導(dǎo)出到AD格式的原理圖和PCBA20_DVK1_BASE_V16_導(dǎo)出到AD格式的原理圖和PCB.rarA20_DVK1_BASE_V16_頂層元件編號絲印圖_20151102.pdfA20_DVK1_BASE_V16_頂層元件規(guī)格絲印圖_20151102.pdf主要器件如下：Library Component Count : 58Name Description----------------------------------------------------------------------------------------------------ANTBATTERY_1BEAD CAPCAP NP 貼片電容,Y5V,6.3V,2.2uF,+80%-20%,0603CAP NP_2_Dup1 X5RCAP NP_Dup2 0402 1uF X5R 6.3V +/-10%CAP NP_Dup3 0402 1uF X5R 6.3V +/-10%CAPACITOR CAPACITOR POLCON1 CON12 CON3 CON4 CON50 CON6CON6A CONNECTOR45X4 C_Generic DB15-VGA_0 DIODE DIODE DUAL SERIESFM25CL64 FR9886SPGTR FUSEHOLDER_0 HDMI19_PLUG HEADER 2 INDUCTOR/SMINDUCTOR_4 C4K-2.5HINDUCTOR_Dup2 INDUCTOR_Dup3 IRM-2638LED_0M93C46_0 MINI USB-B_6 MODULE_CAM_PA0505 PH163539 PLAUSB-AF5P-WSMT_0 PUSHBUTTON_TSKB-2L_0PowerJACK R1 0805 R1_0805 RES2X4RESISTOR RESISTOR_Dup1 RESISTOR_Dup2 RESISTOR_V RJ45_8PGR_Generic S9013SMD_Dup2 SD_MMC_CARD2_0 TP_5 TestPoint_3TitleBlock_Gongjun USBPORT2 USB_WIFI_0 XC6204VZ_3 LDO 3.3V 300mA( SOT-25 )rRClamp0524P
上傳時間： 2021-11-08
上傳用戶：
反激式開關(guān)電源變壓器設(shè)計的詳細步驟85W反激變壓器設(shè)計的詳細步驟 1. 確定電源規(guī)格. 1).輸入電壓范圍Vin=90—265Vac; 2).輸出電壓/負載電流:Vout1=42V/2A, Pout=84W 3).轉(zhuǎn)換的效率=0.80 Pin=84/0.8=105W 2. 工作頻率，匝比, 最低輸入電壓和最大占空比確定. Ｖmos*0.8>Vinmax+n(Vo+Vf)600*0.8>373+n(42+1)得n<2.5Vd*0.8>Vinmax/n+Vo400*0.8>373/n+42得n>1.34 所以n取1.6最低輸入電壓Vinmin=√[(Vacmin√2)* (Vacmin√2)-2Pin(T/2-tc)/Cin=(90√2*90√2-2*105*(20/2-3)/0.00015=80V取:工作頻率fosc=60KHz, 最大占空比Dmax=n(Vo+Vf)/[n(Vo+Vf)+Vinmin]= 1.6(42+1)/[1.6(42+1)+80]=0.45 Ton(max)=1/f*Dmax=0.45/60000=7.5us 3. 變壓器初級峰值電流的計算. Iin-avg=1/3Pin/Vinmin=1/3*105/80=0.4AΔIp1=2Iin-avg/D=2*0.4/0.45=1.78AIpk1=Pout/?/Vinmin*D+ΔIp1=84/0.8/80/0.45=2.79A 4. 變壓器初級電感量的計算. 由式子Vdc=Lp*dip/dt,得: Lp= Vinmin*Ton(max)/ΔIp1 =80*0.0000075/1.78 =337uH 取Lp=337 uH 5.變壓器鐵芯的選擇. 根據(jù)式子Aw*Ae=Pt*1000000/[2*ko*kc*fosc*Bm*j*?],其中: Pt(標稱輸出功率)= Pout=84W Ko(窗口的銅填充系數(shù))=0.4 Kc(磁芯填充系數(shù))=1(對于鐵氧體), 變壓器磁通密度Bm=1500Gs j(電流密度): j=4A/mm2;Aw*Ae=84*1000000/[2*0.4*1*60*103*1500Gs*4*0.80]=0.7cm4 考慮到繞線空間,選擇窗口面積大的磁芯,查表: ER40/45鐵氧體磁芯的有效截面積Ae=1.51cm2 ER40/45的功率容量乘積為 Ap = 3.7cm4 >0.7cm4 故選擇ER40/45鐵氧體磁芯. 6.變壓器初級匝數(shù) 1).由Np=Vinmin*Ton/[Ae*Bm],得: Np=80*7.5*10n-6/[1.52*10n-4*0.15] =26.31 取 Np =27T 7. 變壓器次級匝數(shù)的計算. Ns1(42v)=Np/n=27/1.6=16.875 取Ns1 = 17T Ns2(15v)=(15+1)* Ns1/(42+1)=6.3T 取Ns2 = 7T
標簽： 開關(guān)電源 變壓器
上傳時間： 2022-04-15
上傳用戶：
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪聲高分辨率的24 位Si gma - Delta（"- #）模數(shù)轉(zhuǎn)換器（ADC）。"- #ADC 與傳統(tǒng)的逐次逼近型和積分型ADC 相比有轉(zhuǎn)換誤差小而價格低廉的優(yōu)點，但由于受帶寬和有效采樣率的限制，"- #ADC 不適用于高頻數(shù)據(jù)采集的場合。該款A(yù)DS1256 可適合于采集最高頻率只有幾千赫茲的模擬數(shù)據(jù)的系統(tǒng)中，數(shù)據(jù)輸出速率最高可為30K 采樣點／秒（SPS），有完善的自校正和系統(tǒng)校正系統(tǒng)， SPI 串行數(shù)據(jù)傳輸接口。本文結(jié)合筆者自己的應(yīng)用經(jīng)驗，對該ADC 的基本原理以及應(yīng)用做簡要介紹。ADs1256 的總體電氣特性下面介紹在使用ADs1256 的過程中要注意的一些電氣方面的具體參數(shù)：模擬電源（AVDD ）輸入范圍+ 4 . 75V !+ 5 .25V，使用的典型值為+ 5 .00V；數(shù)字電源（DVDD ）輸入范圍+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；參考電壓值（VREF= VREFP- VREFN）的范圍+ 0 .5V!+ 2 .6V，使用的典型值為+ 2 .5V；耗散功率最大為57mW；每個模擬輸入端（AI N0 !7 和AI NC M）相對于模擬地（AGND）的絕對電壓值范圍在輸入緩沖器（BUFFER）關(guān)閉的時候為AGND-0 .1 !AVDD+ 0 . 1 ，在輸入緩沖器打開的時候為AGND !AVDD-2 .0 ；滿刻度差分模擬輸入電壓值（VI N = AI NP -AI NN）為+ ／-（2VREF／PGA）；數(shù)字輸入邏輯高電平范圍0 .8DVDD!5 .25V（除D0 !D3 的輸入點平不可超過DVDD 外），邏輯低點平范圍DGND!0 .2DVDD；數(shù)字輸出邏輯高電平下限為0 .8DVDD，邏輯低電平上限為0 .2DVDD，輸出電流典型值為5mA；主時鐘頻率由外部晶體振蕩器提供給XTAL1和XTAL2 時，要求范圍為2 M!10 MHz ，僅由CLKI N 輸入提供時，范圍為0 .1 M!10 MHz 。
上傳時間： 2022-06-10
上傳用戶：
文將簡要地介紹基于Lattice FPGA（XO2/XO3/ECP3/ECP5/CrossLink）器件的，MIPI CSI/DSI調(diào)試心得。如有不足，請指正。第一步、確認硬件設(shè)計、接口連接1.1、可以使用示波器測量相關(guān)器件的MIPI輸出信號（可分別在靠近輸出端和靠近接收器件接收端測量，進而分析信號傳輸問題），來確認信號連接是否正常；1.2、如信號質(zhì)量較差（衰減嚴重、反射現(xiàn)象等等），請先檢查器件焊接是否牢靠，傳輸線上阻抗是否匹配等；1.3、如果信號一切正常，但是仍然無法找到SoT（B8），請確認差分線PN是否接反了；注：Lattice FPGA暫時未支持NP翻轉(zhuǎn)功能，不能通過軟件設(shè)置，實現(xiàn)類似SerDes支持的PN翻轉(zhuǎn)功能。1.4、針對非CrossLink器件，請檢查電路連接是否正確。具體請參考本文附件，以及Lattice各個器件的相關(guān)手冊；1.5、如果是MIPI N進1出的設(shè)計（N合一），建議各個輸入器件采用用一個時鐘發(fā)生器（晶振），即同源。同時FPGA MIPI Tx所需要的時鐘源，最好也與其同源。如果不同源，建議Tx的時鐘要略高于Rx的時鐘（如Pixel Clock）；1.6、如果條件允許，可以通過示波器分析眼圖，以獲得更多的信號完整性信息。
標簽： mipi調(diào)試 FPGA
上傳時間： 2022-07-19
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
