《Verilog HDL程序設(shè)計(jì)與實(shí)踐》系統(tǒng)講解了Verilog HDL的基本語(yǔ)法和高級(jí)應(yīng)用技巧，對(duì)于每個(gè)知識(shí)點(diǎn)都按照開(kāi)門(mén)見(jiàn)山、自頂向下的方式來(lái)組織內(nèi)容，在介紹相關(guān)知識(shí)點(diǎn)之前，先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應(yīng)用場(chǎng)景，讓讀者不僅掌握基本語(yǔ)法，還能夠獲得深層次理解。從結(jié)構(gòu)上講，《Verilog HDL程序設(shè)計(jì)與實(shí)踐》以Verilog HDL的各方面開(kāi)發(fā)為主線(xiàn)，遵照硬件應(yīng)用系統(tǒng)開(kāi)發(fā)的基本步驟和思路進(jìn)行詳細(xì)講解，并穿插介紹ISE開(kāi)發(fā)工具的操作技巧與注意事項(xiàng)，具備很強(qiáng)的可讀性、指導(dǎo)性和實(shí)用性。
標(biāo)簽：
Verilog
HDL
程序設(shè)計(jì)
上傳時(shí)間：
2013-11-21
上傳用戶(hù)：silenthink
