介紹了FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： gt Modelsim Synplify FPGA
上傳時(shí)間： 2014-09-10
上傳用戶(hù)：yy541071797
詳細(xì)的說(shuō)明了FPGA設(shè)計(jì)的整個(gè)流程 FPGA設(shè)計(jì)全流程Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： FPGA gt Modelsim Synplify
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：pompey
FPGA那些事兒--Modelsim仿真技巧REV6.0，經(jīng)典Modelsim學(xué)習(xí)開(kāi)發(fā)設(shè)計(jì)經(jīng)驗(yàn)書(shū)籍-331頁(yè)。前言筆者一直以來(lái)都在糾結(jié)，自己是否要為仿真編輯相關(guān)的教程呢？一般而言，Modelsim 等價(jià)仿真已經(jīng)成為大眾的常識(shí)，但是學(xué)習(xí)仿真是否學(xué)習(xí)Modelsim，筆者則是一直保持保留的態(tài)度。筆者認(rèn)為，仿真是Modelsim，但是Modelsim 不是仿真，嚴(yán)格來(lái)講Modelsim只是仿真所需的工具而已，又或者說(shuō)Modelsim 只是學(xué)習(xí)仿真的一部小插曲而已。除此之外，筆者也認(rèn)為仿真可以是驗(yàn)證語(yǔ)言，但是驗(yàn)證語(yǔ)言卻不是仿真，因?yàn)轵?yàn)證語(yǔ)言只是仿真的一小部分而已，事實(shí)上仿真也不一定需要驗(yàn)證語(yǔ)言。常規(guī)告訴筆者，仿真一定要學(xué)習(xí)Modelsim 還有驗(yàn)證語(yǔ)言，亦即Modelsim 除了學(xué)習(xí)操作軟件以外，我們還要熟悉TCL 命令（Tool Command Language）。此外，學(xué)習(xí)驗(yàn)證語(yǔ)言除了掌握部分關(guān)鍵字以外，還要記憶熟悉大量的系統(tǒng)函數(shù)，還有預(yù)處理。年輕的筆者，因?yàn)槟晟贌o(wú)知就這樣上當(dāng)了，最后筆者因?yàn)槌惺懿涣四蔷薮蟮膶W(xué)習(xí)負(fù)擔(dān)，結(jié)果自爆了。經(jīng)過(guò)慘痛的經(jīng)歷以后，筆者重新思考“仿真是什么？”，仿真難道是常規(guī)口中說(shuō)過(guò)的東西嗎？還是其它呢？苦思冥想后，筆者終于悟道“仿真既是虛擬建模”這一概念。虛擬建模還有實(shí)際建模除了概念（環(huán)境）的差別以外，兩者其實(shí)是同樣的東西。換句話(huà)說(shuō)，一套用在實(shí)際建模的習(xí)慣，也能應(yīng)用在仿真的身上。按照這條線(xiàn)索繼續(xù)思考，筆者發(fā)現(xiàn)仿真其實(shí)是復(fù)合體，其中包括建模，時(shí)序等各種基礎(chǔ)知識(shí)。換言之，仿真不僅需要一定程度的基礎(chǔ)，仿真不能按照常規(guī)去理解，不然腦袋會(huì)短路。期間，筆者發(fā)現(xiàn)愈多細(xì)節(jié)，那壓抑不了的求知欲也就愈燒愈旺盛，就這樣日夜顛倒研究一段時(shí)間以后，筆者終于遇見(jiàn)仿真的關(guān)鍵，亦即個(gè)體仿真與整體仿真之間的差異。常規(guī)的參考書(shū)一般都是討論個(gè)體仿真而已，然而它們不曾涉及整體仿真。一個(gè)過(guò)多模塊其中的仿真對(duì)象好比一塊大切糕，壓倒性的仿真信息會(huì)讓我們喘不過(guò)起來(lái)，為此筆者開(kāi)始找尋解決方法。后來(lái)筆者又發(fā)現(xiàn)到，早期建模會(huì)嚴(yán)重影響仿真的表現(xiàn)，如果筆者不規(guī)則分化整體模塊，仿真很容易會(huì)變得一團(tuán)糟，而且模塊也會(huì)失去連接性。筆者愈是深入研究仿真，愈是發(fā)現(xiàn)以往不曾遇見(jiàn)的細(xì)節(jié)問(wèn)題，然而這些細(xì)節(jié)問(wèn)題也未曾出現(xiàn)在任何一本參考書(shū)的身上。漸漸地，筆者開(kāi)始認(rèn)識(shí)，那些所謂的權(quán)威還有常規(guī)，從根本上只是外表好看的紙老虎而已，細(xì)節(jié)的涉及程度完全不行。筆者非常后悔，為什么自己會(huì)浪費(fèi)那么多時(shí)間在它們的身上。可惡的常規(guī)！快把筆者的青春還回來(lái)！ 所以說(shuō)，常規(guī)什么的最討厭了，最好統(tǒng)統(tǒng)都給我爆炸去吧！嗚咕，過(guò)多怨氣實(shí)在一言難盡，欲知詳情，讀者自己看書(shū)去吧...
上傳時(shí)間： 2022-05-02
上傳用戶(hù)：
FPGA那些事兒--Modelsim仿真技巧REV1.0
上傳時(shí)間： 2022-05-18
上傳用戶(hù)：ttalli
想學(xué)習(xí)FPGA的小白，可以看下這個(gè)，包括Quartus的安裝，ModelSim安裝，以及入門(mén)操作，另外還配有板子芯片的介紹，可以初步認(rèn)識(shí)學(xué)習(xí)FPGA
標(biāo)簽： fpga quartus modelsim
上傳時(shí)間： 2022-06-04
上傳用戶(hù)：
fpga仿真工具modelsim的中文詳細(xì)教程，希望對(duì)FPGA學(xué)習(xí)有用
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：不挑食的老鼠
隨著計(jì)算機(jī)網(wǎng)絡(luò)與嵌入式控制技術(shù)的迅速發(fā)展，作為傳統(tǒng)運(yùn)輸行業(yè)的鐵路系統(tǒng)對(duì)此也有了新的要求，列車(chē)通信網(wǎng)絡(luò)應(yīng)運(yùn)而生。經(jīng)過(guò)多年的發(fā)展，國(guó)際電工委員會(huì)(IEC)為了規(guī)范列車(chē)通信網(wǎng)絡(luò)，于1999年通過(guò)了IEC61375-1標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)將列車(chē)通信網(wǎng)絡(luò)分為兩條總線(xiàn)：絞線(xiàn)式列車(chē)總線(xiàn)(WTB)和多功能車(chē)輛總線(xiàn)(MVB)。MVB是一個(gè)標(biāo)準(zhǔn)通信介質(zhì)，為掛在其上的設(shè)備傳輸和交換數(shù)據(jù)。而多功能車(chē)輛總線(xiàn)控制器(MVBC)是MVB與MVB實(shí)際物理層之間的接口，其主要實(shí)現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項(xiàng)關(guān)鍵技術(shù)仍被國(guó)外公司壟斷，因此開(kāi)發(fā)具有自主知識(shí)產(chǎn)權(quán)的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標(biāo)準(zhǔn)。根據(jù)MVBC的技術(shù)特點(diǎn)，本文提出了使用FPGA來(lái)實(shí)現(xiàn)其具體功能的方案。掛在MVB總線(xiàn)上的設(shè)備分為五類(lèi)，他們的功能各不相同。而支持4類(lèi)設(shè)備的MVBC具有設(shè)備狀態(tài)、過(guò)程數(shù)據(jù)、消息數(shù)據(jù)通信和總線(xiàn)管理功能，并且兼容2類(lèi)和3類(lèi)設(shè)備。本文的目的就是用FPGA實(shí)現(xiàn)支持4類(lèi)設(shè)備的MVBC。 本文采用自頂向下的設(shè)計(jì)方法。整個(gè)MVBC主要?jiǎng)澐譃椋壕幋a模塊、譯碼模塊、冗余控制模塊、報(bào)文分析單元、通信存儲(chǔ)控制器、主控制單元、地址邏輯模塊。在整個(gè)開(kāi)發(fā)流程中，使用Xilinx的ISE集成開(kāi)發(fā)環(huán)境。使用Verilog HDL硬件描述語(yǔ)言對(duì)上述各個(gè)模塊進(jìn)行RTL級(jí)描述，并用Synplify Pro進(jìn)行綜合。最后，在ModelSim中對(duì)各個(gè)模塊進(jìn)行了布線(xiàn)后仿真和驗(yàn)證。 在實(shí)驗(yàn)室條件下，通過(guò)嚴(yán)格的仿真驗(yàn)證后，其結(jié)果證明了本文設(shè)計(jì)的模塊達(dá)到了IEC61375-1標(biāo)準(zhǔn)的要求。因此，用FPGA實(shí)現(xiàn)MVBC這一方案具有可操作性。 關(guān)鍵詞：列車(chē)通信網(wǎng)；多功能車(chē)輛總線(xiàn)；多功能車(chē)輛總線(xiàn)控制器；現(xiàn)場(chǎng)可編程門(mén)陣列
標(biāo)簽： FPGA 多功能 總線(xiàn)控制器
上傳時(shí)間： 2013-07-18
上傳用戶(hù)：wxhwjf
隨著我國(guó)工業(yè)和國(guó)民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線(xiàn)性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動(dòng)和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國(guó)際電工委員會(huì)(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國(guó)標(biāo)GB12326-2000，電壓波動(dòng)和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動(dòng)和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國(guó)內(nèi)還沒(méi)有很好的電壓波動(dòng)與閃變測(cè)量的數(shù)字信號(hào)處理方法。為此，論文在深入研究電壓波動(dòng)和閃變測(cè)量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語(yǔ)言VHDL文件，避免了VHDL語(yǔ)言手動(dòng)編寫(xiě)系統(tǒng)的煩瑣過(guò)程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢(shì)，同時(shí)也能夠發(fā)揮FPGA并行執(zhí)行速度快、測(cè)量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動(dòng)和閃變的基木概念、特征量，闡述了電壓波動(dòng)與閃變的測(cè)量原理，分析比較了現(xiàn)有測(cè)量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動(dòng)與閃變測(cè)量的IEC標(biāo)準(zhǔn)以及國(guó)家標(biāo)準(zhǔn)，在對(duì)電壓波動(dòng)與閃變測(cè)量模擬仿真的基礎(chǔ)上研究其數(shù)字化實(shí)現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計(jì)電壓波動(dòng)與閃變測(cè)量系統(tǒng)的數(shù)字模型。同時(shí)在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在A(yíng)ltera公司的FPGA設(shè)計(jì)軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時(shí)序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方案，設(shè)計(jì)簡(jiǎn)單、快捷高效，能夠滿(mǎn)足電壓波動(dòng)和閃變測(cè)量最初的系統(tǒng)設(shè)計(jì)要求，為進(jìn)一步從事電壓波動(dòng)和閃變測(cè)量研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
標(biāo)簽： FPGA 電壓波動(dòng) 測(cè)量
上傳時(shí)間： 2013-07-10
上傳用戶(hù)：笨小孩
通用異步收發(fā)器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時(shí)支持短距離和長(zhǎng)距離數(shù)據(jù)傳輸?shù)拇型ㄐ沤涌冢粡V泛應(yīng)用于微機(jī)和外設(shè)之間的數(shù)據(jù)交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專(zhuān)用的串行接口芯片的缺點(diǎn)是數(shù)據(jù)傳輸速率比較慢，難以滿(mǎn)足高速率數(shù)據(jù)傳輸?shù)膱?chǎng)合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來(lái)實(shí)現(xiàn)PC機(jī)和FPGA芯片之間的通信，勢(shì)必會(huì)增加接口連線(xiàn)的復(fù)雜程度以及降低整個(gè)系統(tǒng)的穩(wěn)定性和有效性。 本課題就是針對(duì)UART的特點(diǎn)以及FPGA設(shè)計(jì)具有可移植性的優(yōu)勢(shì)，提出了一種基于FPGA芯片的嵌入式UART設(shè)計(jì)方法，其中主要包括狀態(tài)機(jī)的描述形式以及自頂向下的設(shè)計(jì)方法，利用硬件描述語(yǔ)言來(lái)編制UART的各個(gè)子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內(nèi)部，這樣不僅能解決傳統(tǒng)UART芯片的缺點(diǎn)而且同時(shí)也使整個(gè)系統(tǒng)變得更加具有緊湊性以及可靠性。 本課題所設(shè)計(jì)的LIART支持標(biāo)準(zhǔn)的RS-232C傳輸協(xié)議，主要設(shè)計(jì)有發(fā)送模塊、接收模塊、線(xiàn)路控制與中斷仲裁模塊、Modem控制模塊以及兩個(gè)獨(dú)立的數(shù)據(jù)緩沖區(qū)FIFO模塊。該模塊具有可變的波特率、數(shù)據(jù)幀長(zhǎng)度以及奇偶校驗(yàn)方式，還有多種中斷源、中斷優(yōu)先級(jí)、較強(qiáng)的抗干擾數(shù)據(jù)接收能力以及芯片內(nèi)部自診斷的能力，模塊內(nèi)分開(kāi)的接收和發(fā)送數(shù)據(jù)緩沖寄存器能實(shí)現(xiàn)全雙工通信。除此之外最重要的是利用IP模塊復(fù)用技術(shù)設(shè)計(jì)數(shù)據(jù)緩沖區(qū)FIFO，采用兩種可選擇的數(shù)據(jù)緩沖模式。這樣既可以應(yīng)用于高速的數(shù)據(jù)傳輸環(huán)境，也能適合低速的數(shù)據(jù)傳輸場(chǎng)合，因此可以達(dá)到資源利用的最大化。 在具體的設(shè)計(jì)過(guò)程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開(kāi)發(fā)環(huán)境中對(duì)各個(gè)功能模塊進(jìn)行綜合優(yōu)化、仿真驗(yàn)證以及下載實(shí)現(xiàn)。各項(xiàng)數(shù)據(jù)結(jié)果表明，本課題中所設(shè)計(jì)的UART滿(mǎn)足預(yù)期設(shè)計(jì)目標(biāo)。
上傳時(shí)間： 2013-08-02
上傳用戶(hù)：rocketrevenge
數(shù)字圖像處理技術(shù)是信息科學(xué)中近幾十年來(lái)發(fā)展最為迅速的學(xué)科之一。目前，數(shù)字圖像處理技術(shù)被廣泛應(yīng)用于航空航天、通信、醫(yī)學(xué)及工業(yè)生產(chǎn)等領(lǐng)域中。數(shù)字圖像處理的特點(diǎn)是處理的數(shù)據(jù)量大，處理非常耗時(shí)，本文研究了在FPGA上用硬件描述語(yǔ)言實(shí)現(xiàn)圖像處理算法，通過(guò)功能模塊的硬件化，解決了視頻圖像處理的速度問(wèn)題。隨著微電子技術(shù)的高速發(fā)展，F(xiàn)PGA為數(shù)字圖像信號(hào)處理在算法、系統(tǒng)結(jié)構(gòu)上帶來(lái)了新的方法和思路。 本文設(shè)計(jì)的基于FPGA的圖像處理系統(tǒng)，是一個(gè)具有視頻圖像采集、圖像處理、圖像顯示功能的圖像處理系統(tǒng)。該系統(tǒng)采用Altera公司FPGA芯片作為中央處理器，由視頻解碼模塊、圖像處理模塊、視頻編碼模塊組成。模擬視頻信號(hào)由CCD傳感器送入，經(jīng)視頻解碼芯片SAA7113轉(zhuǎn)換成數(shù)字視頻信號(hào)后，圖像處理模塊完成中值濾波和邊緣檢測(cè)這兩種圖像處理算法，視頻編碼芯片SAA7121將數(shù)字視頻信號(hào)轉(zhuǎn)換成模擬視頻信號(hào)輸出。 整個(gè)設(shè)計(jì)及各個(gè)模塊都在A(yíng)ltera公司的開(kāi)發(fā)環(huán)境QuartusⅡ以及第三方仿真軟件Modelsim上進(jìn)行了仿真及邏輯綜合。仿真結(jié)果表明，使用FPGA硬件處理圖像數(shù)據(jù)不僅能夠獲得良好的處理效果，處理速度也遠(yuǎn)遠(yuǎn)高于軟件法處理的方法。
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：han_zh
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
