亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

Mips-Lite

  • 實(shí)現(xiàn)一個(gè)具有5段流水線(xiàn)結(jié)構(gòu)的Mips-Lite模擬器

    實(shí)現(xiàn)一個(gè)具有5段流水線(xiàn)結(jié)構(gòu)的Mips-Lite模擬器,該模擬器結(jié)構(gòu)具有data forwarding,stall 處理等功能

    標(biāo)簽: Mips-Lite 流水線(xiàn)結(jié)構(gòu) 模擬

    上傳時(shí)間: 2013-12-15

    上傳用戶(hù):Altman

  • 64位MIPS微處理器的模塊設(shè)計(jì)和FPGA驗(yàn)證

      作為嵌入式系統(tǒng)核心的微處理器,是SOC不可或缺的“心臟”,微處理器的性能直接影響著整個(gè)SOC的性能。  與國(guó)際先進(jìn)技術(shù)相比,我國(guó)在這一領(lǐng)域的研究和開(kāi)發(fā)工作還相當(dāng)落后,這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù),填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的,我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過(guò)幾年的探索,已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無(wú)“芯”的歷史,并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。  艾科創(chuàng)新微電子公司的VEGA處理器,是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架,采用五級(jí)流水線(xiàn)的設(shè)計(jì),并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過(guò)程中采用自上而下的方法,根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線(xiàn)控制和cache控制等幾個(gè)功能塊,使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。  本文的首先介紹了MIPS微處理器的特點(diǎn),通過(guò)對(duì)MIPS指令集和其五級(jí)流水線(xiàn)結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀(guān)的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器,文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù),將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線(xiàn)處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后,并不能代表設(shè)計(jì)的正確性,它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容,介紹了我們?cè)赩EGA驗(yàn)證過(guò)程中使用到的FPGA的主要配置單元,F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng),我們利用在線(xiàn)調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線(xiàn)調(diào)試,修正其錯(cuò)誤。  經(jīng)過(guò)模塊設(shè)計(jì)到最后的FPGA驗(yàn)證,VEGA完成了其邏輯設(shè)計(jì),經(jīng)過(guò)綜合和布局布線(xiàn)等后端流程,VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率,可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng),達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。  

    標(biāo)簽: MIPS FPGA 微處理器 模塊設(shè)計(jì)

    上傳時(shí)間: 2013-07-07

    上傳用戶(hù):標(biāo)點(diǎn)符號(hào)

  • 基于FPGA流水線(xiàn)CPU控制器的設(shè)計(jì)與實(shí)現(xiàn):在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線(xiàn)控制器。

    基于FPGA流水線(xiàn)CPU控制器的設(shè)計(jì)與實(shí)現(xiàn):在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種具有MIPS風(fēng)格的CPU硬布線(xiàn)控制器。

    標(biāo)簽: FPGA CPU MIPS 控制器

    上傳時(shí)間: 2013-08-06

    上傳用戶(hù):qw12

  • TTrialSoftware LITE時(shí)間限制的共享軟件控件。(源代碼

    TTrialSoftware LITE時(shí)間限制的共享軟件控件。(源代碼,需注冊(cè))價(jià)格:$120。工作在:CB5 D5。作者:Martin。

    標(biāo)簽: TTrialSoftware LITE 時(shí)間限制 控件

    上傳時(shí)間: 2015-01-05

    上傳用戶(hù):集美慧

  • psos for Mips bsp

    psos for Mips bsp

    標(biāo)簽: psos Mips for bsp

    上傳時(shí)間: 2014-01-08

    上傳用戶(hù):chenxichenyue

  • psos for mips bsp

    psos for mips bsp

    標(biāo)簽: psos mips for bsp

    上傳時(shí)間: 2015-01-07

    上傳用戶(hù):ztj182002

  • psos for mips bsp

    psos for mips bsp

    標(biāo)簽: psos mips for bsp

    上傳時(shí)間: 2015-01-07

    上傳用戶(hù):遠(yuǎn)遠(yuǎn)ssad

  • mips 下的鍵盤(pán)驅(qū)動(dòng)

    mips 下的鍵盤(pán)驅(qū)動(dòng)

    標(biāo)簽: mips 鍵盤(pán)驅(qū)動(dòng)

    上傳時(shí)間: 2015-01-07

    上傳用戶(hù):1159797854

  • CZipFile is a lite library that allows you to get information about a zip archive. It is not able to

    CZipFile is a lite library that allows you to get information about a zip archive. It is not able to decompress the files, but just retrieves the contents—the file name, file size, and so on.

    標(biāo)簽: information CZipFile archive library

    上傳時(shí)間: 2013-12-13

    上傳用戶(hù):ruixue198909

  • mips下的ucos

    mips下的ucos

    標(biāo)簽: mips ucos

    上傳時(shí)間: 2013-12-02

    上傳用戶(hù):ggwz258

主站蜘蛛池模板: 万盛区| 莫力| 泗洪县| 湖州市| 泽库县| 盘山县| 沙坪坝区| 平定县| 衡阳市| 隆林| 鄱阳县| 宝坻区| 奉贤区| 元江| 疏勒县| 昌图县| 辽阳市| 广南县| 长岛县| 合水县| 开封市| 城市| 新泰市| 宿州市| 鹤壁市| 浠水县| 长顺县| 贵南县| 武宁县| 云浮市| 正镶白旗| 乌拉特中旗| 钟祥市| 化隆| 厦门市| 永新县| 怀集县| 建水县| 临桂县| 麻江县| 南江县|