<rt id="244sc"></rt>
在電力現代化建設中，提高發電機發電效率是其中重要的一環，氫氣作為導熱性冷卻介質廣泛的應用于發電設備，作為冷卻劑，它可以有效地提高其發電效率，但它又是一種易燃易爆氣體，所以使氫氣參數處于正常范圍，保證發電機高效、安全正常工作就變得至關重要，因此對氫氣參數進行實時監測有著重要的意義。 本論文研究和開發了基于ARM和CPLD的氫氣參數監測系統，首先簡要的分析了氫冷發電機系統對氫氣參數進行監測的必要性以及當前電力系統氫氣參數監控系統的發展情況。然后提出了一種利用無線通信手機短消息業務SMS、工控總線Modbus通信協議和RR485總線、SD卡海量存儲等技術實現發電機系統多氫氣參數的現場實時監測系統的設計方案。該方案以功能強大的ARM處理器作為系統的核心。采用高精度的16位AD轉換芯片，并使用兩種濾波算法的結合對信號進行數字濾波，滿足系統對氫氣參數采集精度的要求。同時系統結合CPLD技術，用于解決系統內微控器I/O口不足以及SD卡驅動的問題，本論文采用一片CPLD擴展I/O口，每一個擴展的I/O口都分配固定的地址，ARM微控器可以通過外部總線控制擴展I/O口的輸出電平。SD卡(Secure Digital Memory Card)中文翻譯為安全數碼卡，是一種基于半導體快閃記憶器的新一代記憶設備，具有低成本，大容量的特點，系統的歷史數據存儲使用了SD卡作為存儲介質，系統并沒有直接使用ARM處理器讀寫SD卡，而是使用了擁有1270個邏輯單元的MAXⅡ1270 CPLD來驅動SD卡，在CPLD中使用VHDL語言設計了SD卡的總線協議，外部總線接口，SRAM的讀寫時序等，這樣既可以提高微處理器SD卡的讀寫速度，增強微處理器程序的移植性，又可以簡化微處理器讀寫SD卡的步驟并減少微處理器的負擔。 本論文的無線數據傳輸采用GSM無線通信技術的SMS業務遠傳現場數據，設計了GSM模塊的軟件硬件，實現了報警等數據的無線傳輸，系統的有線傳輸采用了基于Modbus通信協議的RS485總線通信方式，采用這兩種通信方式使系統的通信更加靈活、可靠。本論文最后分析了系統的不足并且提出了具體的改進方向。
上傳時間： 2013-05-26
上傳用戶：emouse
摘要:"紅外弱小目標檢測"是紅外搜索跟蹤系統、紅外雷達預警系統、紅外成像跟蹤系統的核心技術,因此紅外小目標的檢測是當前一項重要的研究課題.目前的發展方向是研究運算量小、性能高、利于硬件實時實現的檢測和跟蹤算法.該文在前人研究的基礎上,著重研究了Marr視覺計算理論在紅外小目標檢測技術中的應用.從Marr算法的理論基礎——高斯平滑濾波器與拉普拉斯算子的相關知識以及Marr的計算視覺理論基礎開始,進行了 2G(Laplacian of Gaussian,高斯—拉普拉斯)濾波器、LoG(Laplacian ofGaussian,高斯—拉普拉斯)模板以及 2G濾波器在人類視覺、邊緣檢測、邊緣處理的物理意義以及神經生理學意義方面的分析討論,提出了易于FPGA(Field Programmable Gate Array,現場可編程門陣列)實現的基于Marr計算視覺的紅外圖像小目標檢測方法.該方法可根據目標大小自動設計檢測模板,在濾除不相關的噪聲的同時又保留閉合的目標邊緣,從而檢測出目標.將該方法用FPGA實現,滿足了檢測過程中的實時性.考慮到工程中的應用,該文對該方法在FPGA中的具體實現給出了設計總體思路和詳細流程.由于FPGA具有對圖像數據的實時處理能力,而且該算法在FPGA中的具體實現中對資源的合理使用進行了綜合考慮,因此該算法能夠實時、有效地實現目標檢測.并在此基礎上對小目標的檢測研究前景進行展望.
上傳時間： 2013-07-04
上傳用戶：萌萌噠小森森
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
遙測系統由發射機、發射天線、接收天線、接收機組成.就遙測發射系統而言,傳統的模擬調制已經很成熟,模擬發射機是利用調制信號的變化來控制變容二極管的結電容容值的變化,從而改變壓控振蕩器的震蕩頻率來實現調頻;模擬調制碼速率、調制頻偏都受變容二極管特性的限制,模擬調制功能單一、調制方式不可重組、單個系統調制頻率不可改變,無法滿足頻率多變的需求;隨著高速器件和軟件無線電技術的發展,數字調制發射機具有調制中心頻率可調、頻偏可編程、調制方式可重組、調制碼速率高、可實現較高的頻響、可以與編碼器合并擴展功能很強等優點,成為今后發射機的發展主流.本論文討論了如何利用現場可編程器件FPGA結合Max+plusⅡ及VHDL語言,在遙測系統中實現了DDS+PLL+SSB模式的數字調制發射機.數字發射機設計主要包括方案選擇、系統設計、硬件電路實現及VHDL設計四個部分.論文中首先分析了目前遙測系統中使用的模擬調制發射機的不足及數字調制發射機的優點,確定了發射機的設計方案;第二章介紹了電子設計自動化工具及數字電路設計方法;第三章詳細討論了組成發射機的各個部分的原理設計;第四章著重討論了各個部分的硬件電路實現、VHDL實現部分及設計的測試結果;最后總結了設計中需要進一步研究的問題.
上傳時間： 2013-04-24
上傳用戶：程嬰sky
LDPC碼以其接近Shannon極限的優異性能在編碼界引起了轟動，成為研究的熱點。隨著研究的不斷深入和技術的發展，目前，LDPC碼已經被多個通信系統定為信道編碼方案，并被應用到第二代數字視頻廣播衛星(DVB—S2)通信系統中。由于LDPC碼譯碼過程中所涉及的數據量龐大，譯碼時序控制復雜，如何實現LDPC碼譯碼器成為了人們研究的重點。 論文以基于FPGA實現LDPC碼譯碼器為研究目標，主要對譯碼算法選擇、譯碼數據量化、定點數據表示方式、譯碼算法關鍵運算單元的FPGA設計和譯碼的時序控制進行了深入研究。首先分析了LDPC碼的基本譯碼原理和常用譯碼算法。然后重點分析了BP算法、Log-BP算法、最小和算法和歸一化最小和算法，并對四種譯碼算法的糾錯性能和譯碼復雜度進行比較論證，選出適合硬件實現的譯碼方案。結合通信系統，對譯碼算法進行仿真分析，確定了譯碼算法的各個參數值和譯碼量化方案。 在系統仿真分析論證的基礎之上，以歸一化最小和譯碼算法為理論方案，利用硬件描述語言編寫譯碼功能模塊，并基于FPGA實現了固定譯碼長度的LDPC碼譯碼器，利用MATLAB和Modelsim分別對譯碼器進行了功能驗證和時序驗證，最后模擬通信系統完成了譯碼器的硬件測試。
上傳時間： 2013-04-24
上傳用戶：1234567890qqq
隨著頻率合成理論和高速大規模集成電路的發展，信號發生器作為一類重要的儀器，在通信、檢測、導航等領域有著廣泛的應用。特別是在高壓電力系統的檢測領域，常常需要模擬電網諧波的標準信號源對檢測設備的性能進行校驗，例如高壓電力線路的相位檢測，避雷器的性能檢測，用戶電能表的性能校驗等。為此，本文圍繞一種新型的參數可調諧波信號發生器進行了研究和設計，課題得到了常州市科技攻關項目的資助。 本文首先論述了頻率合成技術的發展，并將直接數字頻率合成技術與傳統的頻率合成技術進行了比較。然后深入研究了DDS的工作原理和基本結構，從頻域角度分析了理想參數和實際參數兩種情況下DDS的輸出頻譜。在此基礎上，詳細分析了引起輸出雜散的三個主要因素，并對DDS的雜散抑制方法進行了仿真研究。最后對參數可調諧波信號發生器進行了軟硬件設計。 在系統設計的過程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2為核心，利用開發工具MAX+PLUSⅡ并結合硬件描述語言VHDL設計了一種頻率、相位、幅度、諧波比例可調的諧波信號發生器。詳細闡述了該信號發生器的體系結構，并進行了軟硬件的設計和具體電路的實現。實驗結果表明，系統的性能指標均達到了設計要求，且具有使用簡單、集成度高等特點。
上傳時間： 2013-05-20
上傳用戶：qulele
《計算機組成原理》是計算機系的一門核心課程。但是它涉及的知識面非常廣，內容包括中央處理器、指令系統、存儲系統、總線和輸入輸出系統等方面，學生在學習該課程時，普遍覺得內容抽象難于理解。但借助于該計算機組成原理實驗系統，學生通過實驗環節，可以進一步融會貫通學習內容，掌握計算機各模塊的工作原理，相互關系的來龍去脈。 為了增強實驗系統的功能，提高系統的靈活性，降低實驗成本，我們采用FPGA芯片技術來徹底更新現有的計算器組成原理實驗平臺。該技術可根據用戶要求為芯片加載由VHDL語言所編寫出的不同的硬件邏輯，FPGA芯片具有重復編程能力，使得系統內硬件的功能可以像軟件一樣被編程，這種稱為“軟”硬件的全新系統設計概念，使實驗系統具有極強的靈活性和適應性。它不僅使該系統性能的改進和擴充變得十分簡易和方便，而且使學生自己設計不同的實驗變為可能。計算機組成原理實驗的最終目的是讓學生能夠設計CPU，但首先，學生必須知道CPU的各個功能部件是如何工作，以及相互之間是如何配合構成CPU的。因此，我們必須先設計出一個教學用的以FPGA芯片為核心的硬件平臺，然后在此基礎上開發出VHDL部件庫及主要邏輯功能，并設計出一套實驗。 本文重點研究了基于FPGA芯片的VHDL硬件系統，由于VHDL的高標準化和硬件描述能力，現代CPU的主要功能如計算，存儲，I/O操作等均可由VHDL來實現。同時設計實驗內容，包括時序電路的組成及控制原理實驗、八位運算器的組成及復合運算實驗、存儲器實驗、數據通路實驗、浮點運算器實驗、多流水線處理器實驗等，這些實驗形成一個相互關聯的系統。每個實驗先由教師講解原理及原理圖，學生根據教師提供的原理圖，自己用MAX+PLUSII完成電路輸入，學生實驗實際上是編寫VHDL，不需要寫得很復雜，只要能調用接口，然后將程序燒入平臺，這樣既不會讓學生花太多的時間在畫電路圖上，又能讓學生更好的理解每個部件的工作原理和工作過程。 論文首先研究分析了FPGA硬件實驗平臺，即實驗系統的硬件組成。系統采用FPGA-XC4010EPC84，62256CPLD以及其他外圍芯片(例如74LS244，74LS275)組成。根據不同的實驗要求，規劃不同實驗控制邏輯。用戶可選擇不同的實驗邏輯，通過把實驗邏輯下載到FPGA芯片中構成自己的實驗平臺。 其次，論文詳細的闡述了VHDL模塊化設計，如何運用VHDL技術來依次實現CPU的各個功能部件。VHDL語言作為一種國際標準化的硬件描述語言，自1987年獲得IEEE批準以來，經過了1993年和2001年兩次修改，至今已被眾多的國際知名電子設計自動化(EDA)工具研發商所采用，并隨同EDA設計工具一起廣泛地進入了數字系統設計與研發領域，目前已成為電子業界普遍接受的一種硬件設計技術。再次，論文針對實驗平臺中遇到的較為棘手的多流水線等問題，也進行了深入的闡述和剖析。學生需要什么樣的實驗條件，實驗內容及步驟才能了解當今CPU所采用的核心技術，才能掌握CPU的設計，運行原理。另外，本論文的背景是需要學生熟悉基本的VHDL知識或技能，因為實驗是在編寫VHDL代碼的前提下完成的。 本文在基于實驗室的環境下，基本上較為完整的實現了一個基于FPGA的實驗平臺方案。在此基礎上，進行了部分功能的測試和部分性能方面的分析。本論文的研究，為FPGA在實際系統中的應用提供研究思路和參考方案。論文的研究結果將對FPGA與VHDL標準的進一步發展具有重要的理論和現實意義。
上傳時間： 2013-04-24
上傳用戶：小強mmmm
本文對基于FPGA的液晶顯示控制系統的設計與實現進行了研究。設計中從LCD技術參數著手，通過對顯示驅動系統結構與工作原理的研究，設計出顯示控制系統的框圖及各功能模塊的VHDL程序，通過單片機系統配置FPGA芯片，控制LCD顯示相應的漢字和圖形。LCD顯示控制系統由顯示控制電路、顯示驅動電路和相關外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發，通過對其工作過程的研究，設計出控制器、RAM控制器等各功能模塊。顯示驅動電路從LCD工作所需要的掃描時序信號出發，設計出時序發生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現編譯及仿真后，在實際的硬件中調試通過。
上傳時間： 2013-05-24
上傳用戶：portantal
RFID技術是一種新興的自動識別技術,具有信息量大、讀取距離遠、可同時讀取多張卡片等特點,被廣泛應用于門禁、物流、管理等領域. 虛擬儀器是現代計算機技術和儀器技術深層次結合的產物.虛擬儀器充分利用了計算機的運算、存儲、回放顯示及文件管理等智能化功能,同時把傳統儀器的專業化功能和面板控件軟件化,使之與計算機結合構成一臺功能完全與傳統硬件儀器相同,同時又充分享用了計算機軟硬件資源的全新虛擬儀器系統. Wiegand協議和ABA協議作為一種常用的通訊協議被廣泛的應用于RFID讀卡器與上位機之間的通訊以及RFID讀卡器與控制器之間的通訊.本設計的目的是檢測Wiegand協議和ABA協議的數據通信是否符合協議規定,主要包括脈沖寬度、脈沖間隔等.本設計包含FPGA和上位機軟件兩部分,FPGA上完成對信號的采樣和對采樣數據的儲存和緩沖,上位機完成對采樣數據的處理,以及波形的顯示.FPGA上的設計應用Verilog語言在Altera公司的Max+PlusII平臺上進行開發.上位機軟件設計基于NI公司的圖形化編程軟件LabVIEW.
上傳時間： 2013-05-20
上傳用戶：1134473521
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-04-24
上傳用戶：qqoqoqo
<center id="k242i"></center>
<li id="k242i"></li>