《實戰(zhàn)C++ — 八個別具特色的實作經(jīng)驗》與目前市面㆖ 眾多C++ 書籍的最大不同，在於 本書既非基礎(chǔ)觀念之教㈻ 書籍，亦非開發(fā)工具之使用手冊，而是以「㆒ 章㆒ 專案」的方式， 從實際應(yīng)用面引領(lǐng)讀者領(lǐng)略C++。 本書是《The Art of C++》的㆗ 文譯本。原作者Herbert Schildt 是㆒ 位㈻ ㈲ 專精、著作等身的 IT 技術(shù)作家，其作品普遍獲得良好評價。
標簽： 12694
上傳時間： 2016-02-08
上傳用戶：894898248
本書分為上篇、中篇和下篇三個部分，上篇為Windows CE結(jié)構(gòu)分析，中篇為Windows CE情景分析，下篇為實驗手冊。每一篇又劃分為若 干章。上篇包含有引言，Windows CE體系結(jié)構(gòu)，處理 器排程，儲存管理 ，檔案系統(tǒng)和設(shè)備管理 等六 章。中篇包含有系統(tǒng)初始化，處理 器排程過程，分頁處理 ，檔案處理 和驅(qū)動器載入等五章。下篇包含有Windows CE應(yīng)用程式開發(fā)，Windows CE系統(tǒng)開發(fā)，評測與總結(jié)以及實習等四章。 上篇的重點在於分析Windows CE kernel的結(jié)構(gòu)以及工作原理 。這個部分是掌握Windows CE作業(yè)系統(tǒng)的基礎(chǔ)。 中篇重點在於分析Windows CE kernel的實際運行 過程。如果說 上篇是從靜態(tài)的角度 分析Windows CE kernel，那麼中篇則是試圖從動態(tài)的角度 給讀 者一個有關(guān)Windows CE kernel的描述。希望讀 者能夠通過對中篇的閱讀 理 解，在頭腦中形成有關(guān)Windows CE kernel的多方位的運作情景。 下篇著重於有關(guān)Windows CE的應(yīng)用。對理 論 的掌握最終要應(yīng)用到實務(wù)中。
標簽： 分
上傳時間： 2013-12-23
上傳用戶：FreeSky
《MATLAB 遺傳算法工具箱及應(yīng)用》 作 者：雷英杰 張善文 李續(xù)武 周創(chuàng)明 出版社：西安電子科技大學出版社 本書系統(tǒng)介紹MATLAB遺傳算法和直接搜索工具箱的功能特點、編程原理及使用方法。全書共分為9章。第一章至第四章介紹遺傳算法的基礎(chǔ)知識，包括遺傳算法的基本原理，編碼、選擇、交叉、變異，適應(yīng)度函數(shù)，控制參數(shù)選擇，約束條件處理，模式定理，改進的遺傳算法，早熟收斂問題及其防止等。第五章至第七章介紹英國設(shè)菲爾德（Sheffield）大學的MATLAB遺傳算法工具箱及其使用方法，舉例說明如何利用遺傳算法工具箱函數(shù)編寫求解實際優(yōu)化問題的MATLAB程序。第八章和第九章介紹MathWorks公司最新發(fā)布的MATLAB遺傳算法與直接搜索工具箱及其使用方法。
上傳時間： 2013-12-19
上傳用戶：fnhhs
這本書是多年來我對專業(yè)程式員所做的C++ 教學課程下的一個自然產(chǎn)物。我發(fā)現(xiàn)，大部份學生在一個星期的密集訓練之後，即可適應(yīng)這個語言的基本架構(gòu)，但要他們「將這些基礎(chǔ)架構(gòu)以有效的方式組合運用」，我實在不感樂觀。於是我開始嘗試組織出一些簡短、明確、容易記憶的準則，做為C++ 高實效性程式開發(fā)過程之用。那都是經(jīng)驗豐富的C++ 程式員幾乎總是會奉行或幾乎肯定要避免的一些事情。structures of computer science.
標簽： 程式
上傳時間： 2016-10-13
上傳用戶：362279997
MATLAB的課件集合，詳細介紹了matlab的基礎(chǔ)知識及其高級的應(yīng)用，適合入門及進階者。
標簽： MATLAB
上傳時間： 2017-06-23
上傳用戶：weixiao99
Smarty 入門 不過因為有針對舊有的內(nèi)容做一些小調(diào)整，所以這次把它放回到自己的 Blog 裡。 序言 剛開始接觸樣版引擎的 PHP 設(shè)計師，聽到 Smarty 時，都會覺得很難。其實筆者也不例外，碰都不敢碰一下。但是後來在剖析 XOOPS 的程式架構(gòu)時，開始發(fā)現(xiàn) Smarty 其實並不難。只要將 Smarty 基礎(chǔ)功練好，在一般應(yīng)用上就已經(jīng)相當足夠了。當然基礎(chǔ)能打好，後面的進階應(yīng)用也就不用怕了。 這次的更新，主要加上了一些概念性的東西，當然也有一些進階的技巧。不過這些也許早已深入大家的程式之中，如果有更好的觀點，也歡迎大家能夠回饋。
標簽： Smarty
上傳時間： 2014-12-01
上傳用戶：鳳臨西北
Matlab繪制正弦信號的頻調(diào)制信號，正余弦信號的時域波形以及頻譜
上傳時間： 2020-05-20
上傳用戶：sdf543
UM71系列(包括ZPW-2000A)無絕緣軌道電路已成為我國鐵路的主流制式，軌道電路的正常工作對行車安全意義重大。軌道信號失真或者受到噪聲污染有可能導致鐵路信號設(shè)備錯誤動作進而發(fā)生行車事故。通過對鐵路信號做出監(jiān)測以及判斷，可以幫助信號設(shè)備維護人員對故障設(shè)備進行及時修復從而避免事故發(fā)生。 本文設(shè)計了一種基于ARM/DSP雙核結(jié)構(gòu)的鐵路信號測試儀，用以幫助設(shè)備維護人員及時檢修故障設(shè)備。其中，DSP芯片選用TI公司的32位浮點處理器TMS320VC33作為信號分析與處理的核心，實現(xiàn)信號的解調(diào)、頻譜分析和細化處理等功能。本測試儀作為一種實時的信號檢測設(shè)備，充分利用了浮點DSP芯片高效靈活以及系統(tǒng)可裁減的特性，因而更適合于現(xiàn)場環(huán)境的應(yīng)用。本測試儀主要針對目前使用較為廣泛的UM71、ZPW-2000A系統(tǒng)以及站內(nèi)25Hz相敏軌道電路，實現(xiàn)對移頻信號的數(shù)字解調(diào)、區(qū)間載波頻率檢測、信號幅度檢測、站內(nèi)軌道信號的相位角及其幅度檢測等功能。 本文著重分析了頻譜細化技術(shù)中的ZFFT算法在實時信號分析中的應(yīng)用，采用ZFFT算法可以在保證運算效率的同時提高頻譜的分辨率。在此基礎(chǔ)上，本文就這種算法提出了若干改進措施并且通過MATLAB對該算法及其改進措施進行了軟件仿真。同時本文完成了基于這種算法的DSP軟件設(shè)計：為了提高系統(tǒng)實時性，DSP算法均采用匯編語言實現(xiàn)。理論分析和實驗表明調(diào)制頻率的分辨率可以達到0.03Hz，滿足實際應(yīng)用要求。此外，本文設(shè)計了測試儀的硬件結(jié)構(gòu)，主要是VC33的外圍器件及其與雙口RAMCY7C028的接口電路，以及基于這個接口電路的通信規(guī)程。
上傳時間： 2013-06-29
上傳用戶：qazwsxedc
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時間： 2013-04-24
上傳用戶：924484786
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。 本文主要研究如何利用FPGA實現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計采用高效基-16算法實現(xiàn)了一種4096點FFT復數(shù)浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯(lián)實現(xiàn),僅用8個實數(shù)乘法器就可實現(xiàn)基-16蝶形單元所需的8次復數(shù)乘法運算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設(shè)計的基礎(chǔ)上,本文完成了整個FFT處理器電路的FPGA設(shè)計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計；在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現(xiàn)了處理器各個模塊的RTL設(shè)計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設(shè)計實現(xiàn)。 經(jīng)過仿真驗證,本文所設(shè)計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：科學怪人
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
