這個(gè)文檔介紹了目前絕大部分的FPGA/CPLD設(shè)計(jì)軟件，并對(duì)每個(gè)軟件做了簡(jiǎn)要的介紹。大家在學(xué)習(xí)前看看，對(duì)于設(shè)計(jì)軟件的選擇將有極大幫助。
標(biāo)簽： FPGA CPLD 文檔 分
上傳時(shí)間： 2017-06-01
上傳用戶：二驅(qū)蚊器
基于altera系列芯片lvds接口的fpga設(shè)計(jì) verilog源碼
標(biāo)簽： verilog altera lvds fpga
上傳時(shí)間： 2017-06-08
上傳用戶：stvnash
dds算法的fpga實(shí)現(xiàn) altera 根據(jù)不同設(shè)置，輸出不同頻率的信號(hào)源
標(biāo)簽： altera fpga dds 算法
上傳時(shí)間： 2014-01-20
上傳用戶：bruce5996
cordic算法的fpga的實(shí)現(xiàn) 采用altera芯片
標(biāo)簽： cordic altera fpga 算法
上傳用戶：lht618
使用altera公司的FPGA實(shí)現(xiàn)WTB節(jié)點(diǎn)的論文,具有較好的參考價(jià)值
標(biāo)簽： altera FPGA WTB 節(jié)點(diǎn)
上傳時(shí)間： 2017-06-11
上傳用戶：fnhhs
DDR2 SDRAM 控制器的FPGA實(shí)現(xiàn)
標(biāo)簽： SDRAM DDR2 FPGA 控制器
上傳時(shí)間： 2014-01-14
上傳用戶：康郎
FFT處理器的FPGA設(shè)計(jì)方法，適合做信號(hào)處理的技術(shù)人員參考，用FPGA實(shí)現(xiàn)
標(biāo)簽： FPGA FFT 處理器 設(shè)計(jì)方法
上傳時(shí)間： 2014-01-07
上傳用戶：13215175592
基_2FFT算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)，適合做fpga的工程技術(shù)人員參考及設(shè)計(jì)
標(biāo)簽： FPGA FFT 算法
上傳時(shí)間： 2017-06-20
上傳用戶：zhuyibin
電子設(shè)計(jì)大賽作品_音頻信號(hào)分析儀的FPGA源碼(一等獎(jiǎng))
標(biāo)簽： FPGA 電子設(shè)計(jì)大賽 源碼 音頻信號(hào)分析儀
上傳時(shí)間： 2014-01-18
上傳用戶：stampede
ISE7.1i 中文教程 適合xilinx的FPGA/CPLD用戶
標(biāo)簽： xilinx FPGA CPLD ISE
上傳時(shí)間： 2013-12-13
上傳用戶：561596
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
