利用MAX II CPLD 實現(xiàn) NAND 閃存接口
標簽： CPLD NAND MAX II
上傳時間： 2016-07-14
上傳用戶：lunshaomo
本文介紹一種利用 EDA技術(shù) 和VHDL 語言 ,在MAX+PLUSⅡ環(huán)境下,設(shè)計了一種新型的智能密碼鎖。它體積小、功耗低、價格便宜、安全可靠,維護和升級都十分方便,具有較好的應(yīng)用前景
標簽： VHDL PLUS EDA MAX
上傳時間： 2016-07-20
上傳用戶：咔樂塢
輸入十個整形數(shù)字求出最大值（如果輸入超過10個數(shù)輸出的max為前十位的最大值）
標簽： max 輸入 數(shù)字 輸出
上傳時間： 2014-07-27
上傳用戶：ainimao
Max plus2設(shè)計的電子鐘 計算機iaji時間愛上佳潔士i好ikskas薩
標簽： ikskas plus2 iaji Max
上傳時間： 2016-07-28
上傳用戶：luopoguixiong
這是一個在MAX II CPLD利用FT245BM 模塊實現(xiàn)USB傳輸?shù)淖x寫程序，用的是Verilog HDL語言
標簽： CPLD MAX 245 USB
上傳時間： 2014-01-01
上傳用戶：lingzhichao
這是一個利用MAX PULL 制作的VHDL的全加器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
標簽： PULL VHDL MAX 全加器
上傳時間： 2016-07-30
上傳用戶：asdkin
這是一個利用MAX PULL 制作的VHDL的四位除法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
標簽： PULL VHDL MAX 除法器
上傳用戶：1159797854
這是一個利用MAX PULL 制作的VHDL的四位全加器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
上傳時間： 2014-05-31
上傳用戶：lht618
這是一個利用MAX PULL 制作的VHDL的減法器的程序 如果有需要仿真圖的 請叫站長聯(lián)系我
標簽： PULL VHDL MAX 減法器
上傳時間： 2014-01-10
上傳用戶：baitouyu
用MAX+plusⅡ設(shè)計實現(xiàn)QPSK解調(diào)器。
標簽： plus QPSK MAX 設(shè)計實現(xiàn)
上傳時間： 2013-12-13
上傳用戶：xfbs821
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
