CPLD數(shù)字電路設(shè)計使用MAX+PlusⅡ（完整版） ，硬件電路設(shè)計適合初學(xué)者
標(biāo)簽： CPLD Plus MAX 數(shù)字 電路設(shè)計
上傳時間： 2016-06-26
上傳用戶：ABC5539
CPLD數(shù)字電路設(shè)計使用MAX+PlusⅡ（完整版） ，硬件電路設(shè)計適合初學(xué)者
標(biāo)簽： CPLD Plus MAX 數(shù)字 電路設(shè)計
上傳時間： 2016-06-26
上傳用戶：ABC5539
CPLD數(shù)字電路設(shè)計使用MAX+PlusⅡ（完整版） ，硬件電路設(shè)計適合初學(xué)者
標(biāo)簽： CPLD Plus MAX 數(shù)字 電路設(shè)計
上傳時間： 2016-06-26
上傳用戶：ABC5539
CPLD數(shù)字電路設(shè)計使用MAX+PlusⅡ（完整版） ，硬件電路設(shè)計適合初學(xué)者
標(biāo)簽： CPLD Plus MAX 數(shù)字 電路設(shè)計
上傳時間： 2016-06-26
上傳用戶：ABC5539
CPLD數(shù)字電路設(shè)計使用MAX+PlusⅡ（完整版） ，硬件電路設(shè)計適合初學(xué)者
標(biāo)簽： CPLD Plus MAX 數(shù)字 電路設(shè)計
上傳時間： 2016-06-26
上傳用戶：ABC5539
max-log-map,DVB-RCS,Turbo,譯碼,程序
標(biāo)簽： max-log-map DVB-RCS Turbo 譯碼 程序
上傳時間： 2018-12-20
上傳用戶：digitallife_wj
數(shù)字電子技術(shù)綜合實驗，MAX+PLUS II快速入門
上傳時間： 2019-01-20
上傳用戶：wjh1215
Max+plusⅡ是Altera公司提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大可編程邏輯器件的供應(yīng)商之一。Max+plusⅡ界面友好，使用便捷，被譽為業(yè)界最易用易學(xué)的EDA軟件。在Max+plusⅡ上可以完成設(shè)計輸入、元件適配、時序仿真和功能仿真、編程下載整個流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，是設(shè)計者能方便地進行設(shè)計輸入、快速處理和器件編程。
標(biāo)簽： 計算機組成原理
上傳時間： 2013-05-22
上傳用戶：eeworm
MAX+PLUS II Advanced Synthsis ALtera的一個免費HDL綜合工具，安裝后可以直接使用，是MaxplusII的一個插件，用這個插件進行語言綜合，比直接使用MaxplusII綜合的效果好
上傳時間： 2013-07-15
上傳用戶：eeworm
頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù)，同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測頻系統(tǒng)使用時鐘的提高，測頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測頻方法，±1個計數(shù)誤差始終是限制測頻精度進一步提高的一個重要因素。 本設(shè)計闡述了各種數(shù)字測頻方法的優(yōu)缺點。通過分析±1個計數(shù)誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當(dāng)相位同步時開始計數(shù)，相位再次同步時停止計數(shù)，通過相位同步來消除計數(shù)誤差，然后再通過運算得到實際頻率的大小。根據(jù)M/T法的測頻原理，已經(jīng)出現(xiàn)了等精度的測頻方法，但是還存在±1的計數(shù)誤差。因此，本文根據(jù)等精度測頻原理中閘門時間只與被測信號同步，而不與標(biāo)準(zhǔn)信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數(shù)誤差的來源，采用了全同步的測頻原理在FPGA器件上實現(xiàn)了全同步數(shù)字頻率計。根據(jù)全同步數(shù)字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設(shè)計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設(shè)計并給出了電路原理圖和PCB圖。對構(gòu)成全同步數(shù)字頻率計的每一個模塊，給出了較詳細(xì)的設(shè)計方法和完整的程序設(shè)計以及仿真結(jié)果。
標(biāo)簽： FPGA 數(shù)字頻率計
上傳時間： 2013-06-05
上傳用戶：wys0120
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
