基于Verilog-HDL的硬件電路的實(shí)現(xiàn)
9.7 步進(jìn)電機(jī)的控制
9.7.1 步進(jìn)電機(jī)驅(qū)動的邏輯符號
9.7.2 步進(jìn)電機(jī)驅(qū)動的時序圖
9.7.3 步進(jìn)電機(jī)驅(qū)動的邏輯框圖
9.7.4 計數(shù)模塊的設(shè)計與實(shí)現(xiàn)
9.7.5 譯碼模塊的設(shè)計與實(shí)現(xiàn)
9.7.6 步進(jìn)電機(jī)驅(qū)動的Verilog-HDL描述
9.7.7 編譯指令-"宏替換`define"的使用方法
9.7.8 編譯指令-"時間尺度`timescale"的使用方法
9.7.9 系統(tǒng)任務(wù)-"$finish"的使用方法
9.7.10 步進(jìn)電機(jī)驅(qū)動的硬件實(shí)現(xiàn)
標(biāo)簽：
Verilog-HDL
步進(jìn)電機(jī)驅(qū)動
9.7
硬件電路
上傳時間：
2014-01-23
上傳用戶：拔絲土豆
