Hyperlynx仿真應(yīng)用:阻抗匹配.下面以一個電路設(shè)計為例,簡單介紹一下PCB仿真軟件在設(shè)計中的使用。下面是一個DSP硬件電路部分元件位置關(guān)系(原理圖和PCB使用PROTEL99SE設(shè)計),其中DRAM作為DSP的擴展Memory(64位寬度,低8bit還經(jīng)過3245接到FLASH和其它芯片),DRAM時鐘頻率133M。因為頻率較高,設(shè)計過程中我們需要考慮DRAM的數(shù)據(jù)、地址和控制線是否需加串阻。下面,我們以數(shù)據(jù)線D0仿真為例看是否需要加串阻。模型建立首先需要在元件公司網(wǎng)站下載各器件IBIS模型。然后打開Hyperlynx,新建LineSim File(線路仿真—主要用于PCB前仿真驗證)新建好的線路仿真文件里可以看到一些虛線勾出的傳輸線、芯片腳、始端串阻和上下拉終端匹配電阻等。下面,我們開始導(dǎo)入主芯片DSP的數(shù)據(jù)線D0腳模型。左鍵點芯片管腳處的標(biāo)志,出現(xiàn)未知管腳,然后再按下圖的紅線所示線路選取芯片IBIS模型中的對應(yīng)管腳。 3http://bbs.elecfans.com/ 電子技術(shù)論壇 http://www.elecfans.com 電子發(fā)燒友點OK后退到“ASSIGN Models”界面。選管腳為“Output”類型。這樣,一樣管腳的配置就完成了。同樣將DRAM的數(shù)據(jù)線對應(yīng)管腳和3245的對應(yīng)管腳IBIS模型加上(DSP輸出,3245高阻,DRAM輸入)。下面我們開始建立傳輸線模型。左鍵點DSP芯片腳相連的傳輸線,增添傳輸線,然后右鍵編輯屬性。因為我們使用四層板,在表層走線,所以要選用“Microstrip”,然后點“Value”進行屬性編輯。這里,我們要編輯一些PCB的屬性,布線長度、寬度和層間距等,屬性編輯界面如下:再將其它傳輸線也添加上。這就是沒有加阻抗匹配的仿真模型(PCB最遠直線間距1.4inch,對線長為1.7inch)。現(xiàn)在模型就建立好了。仿真及分析下面我們就要為各點加示波器探頭了,按照下圖紅線所示路徑為各測試點增加探頭:為發(fā)現(xiàn)更多的信息,我們使用眼圖觀察。因為時鐘是133M,數(shù)據(jù)單沿采樣,數(shù)據(jù)翻轉(zhuǎn)最高頻率為66.7M,對應(yīng)位寬為7.58ns。所以設(shè)置參數(shù)如下:之后按照芯片手冊制作眼圖模板。因為我們最關(guān)心的是接收端(DRAM)信號,所以模板也按照DRAM芯片HY57V283220手冊的輸入需求設(shè)計。芯片手冊中要求輸入高電平VIH高于2.0V,輸入低電平VIL低于0.8V。DRAM芯片的一個NOTE里指出,芯片可以承受最高5.6V,最低-2.0V信號(不長于3ns):按下邊紅線路徑配置眼圖模板:低8位數(shù)據(jù)線沒有串阻可以滿足設(shè)計要求,而其他的56位都是一對一,經(jīng)過仿真沒有串阻也能通過。于是數(shù)據(jù)線不加串阻可以滿足設(shè)計要求,但有一點需注意,就是寫數(shù)據(jù)時因為存在回沖,DRAM接收高電平在位中間會回沖到2V。因此會導(dǎo)致電平判決裕量較小,抗干擾能力差一些,如果調(diào)試過程中發(fā)現(xiàn)寫RAM會出錯,還需要改版加串阻。
標(biāo)簽:
Hyperlynx
仿真
阻抗匹配
上傳時間:
2013-11-05
上傳用戶:dudu121