《現(xiàn)代微機原理與接口技術(shù)》實驗指導(dǎo)書 TPC-H實驗臺C語言版 1.實驗臺結(jié)構(gòu)1）I / O 地址譯碼電路如上圖1所示地址空間280H～2BFH共分8條譯碼輸出線：Y0～Y7 其地址分別是280H～287H、288H～28FH、290H～297H、298H～29FH、2A0H～2A7H、2A8H～2AFH、2B0H～2B7H、2B8H～2BFH，8根譯碼輸出線在實驗臺I/O地址處分別由自鎖緊插孔引出供實驗選用（見圖2）。 2) 總線插孔采用“自鎖緊”插座在標(biāo)有“總線”區(qū)引出數(shù)據(jù)總線D7～D0；地址總線A9～A0，讀、寫信號IOR、IOW；中斷請求信號IRQ ；DMA請求信號DRQ1；DMA響應(yīng)信號DACK1 及AEN信號，供學(xué)生搭試各種接口實驗電路使用。3) 時鐘電路如圖-3所示可以輸出1MHZ 2MHZ兩種信號供A/D轉(zhuǎn)換器定時器/計數(shù)器串行接口實驗使用。圖34) 邏輯電平開關(guān)電路如圖-4所示實驗臺右下方設(shè)有8個開關(guān)K7～K0，開關(guān)撥到“1”位置時開關(guān)斷開，輸出高電平。向下打到“0”位置時開關(guān)接通，輸出低電平。電路中串接了保護電阻使接口電路不直接同＋5V 、GND相連，可有效地防止因誤操作誤編程損壞集成電路現(xiàn)象。圖 4 圖 55) L E D 顯示電路如圖-5所示實驗臺上設(shè)有8個發(fā)光二極管及相關(guān)驅(qū)動電路（輸入端L7～L0），當(dāng)輸入信號為“1” 時發(fā)光，為“0”時滅6) 七段數(shù)碼管顯示電路如圖-6所示實驗臺上設(shè)有兩個共陰極七段數(shù)碼管及驅(qū)動電路，段碼為同相驅(qū)動器，位碼為反相驅(qū)動器。從段碼與位碼的驅(qū)動器輸入端（段碼輸入端a、b、c、d、e、f、g、dp，位碼輸入端s1、 s2）輸入不同的代碼即可顯示不同數(shù)字或符號。
標(biāo)簽： TPC-H 實驗指導(dǎo)書 C語言 實驗臺
上傳時間： 2013-11-22
上傳用戶：sssnaxie
10pin jtag接口定義 表1 Rainbow Blaster 的10PIN 母頭接口定義引AS 模式 PS 模式 JTAG 模式腳 信號名 描述 信號名 描述 信號名 描述1 DCLK 時鐘信號 DCLK 時鐘信號 TCK 時鐘信號2 GND 信號地 GND 信號地 GND 信號地3 CONF_DONE 配置完畢 CONF_DONE 配置完畢 TDO 數(shù)據(jù)來自于器件4 VCC(TRGT) 目標(biāo)電源 VCC(TRGT) 目標(biāo)電源 VCC(TRGT) 目標(biāo)電源5 nCONFIG 配置控制 nCONFIG 配置控制 TMS JTAG 狀態(tài)機控制6 nCE Cyclone 芯片使能/ /7 DATAOUT AS 數(shù)據(jù)輸出 nSTATUS 配置狀態(tài) /8 nCS 串行配置器件芯片使能/ /9 ASDI AS 數(shù)據(jù)輸入 DATA0 數(shù)據(jù)到器件 TDI 數(shù)據(jù)到器件10 GND 信號地 GND 信號地 GND 信號地
上傳時間： 2014-04-02
上傳用戶：lina2343
什么是JTAG 到底什么是JTAG呢？ JTAG(Joint Test Action Group)聯(lián)合測試行動小組)是一種國際標(biāo)準(zhǔn)測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內(nèi)部測試。現(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標(biāo)準(zhǔn)的JTAG接口是4線：TMS、 TCK、TDI、TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。 JTAG最初是用來對芯片進行測試的，基本原理是在器件內(nèi)部定義一個TAP（Test Access Port�測試訪問口）通過專用的JTAG測試工具對進行內(nèi)部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。現(xiàn)在，JTAG接口還常用于實現(xiàn)ISP（In-System rogrammable�在線編程），對FLASH等器件進行編程。 JTAG編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對芯片進行預(yù)編程現(xiàn)再裝到板上因此而改變，簡化的流程為先固定器件到電路板上，再用JTAG編程，從而大大加快工程進度。JTAG接口可對PSD芯片內(nèi)部的所有部件進行編程 JTAG的一些說明 通常所說的JTAG大致分兩類，一類用于測試芯片的電氣特性，檢測芯片是否有問題；一類用于Debug；一般支持JTAG的CPU內(nèi)都包含了這兩個模塊。 一個含有JTAG Debug接口模塊的CPU，只要時鐘正常，就可以通過JTAG接口訪問CPU的內(nèi)部寄存器和掛在CPU總線上的設(shè)備，如FLASH，RAM，SOC（比如4510B，44Box，AT91M系列）內(nèi)置模塊的寄存器，象UART，Timers，GPIO等等的寄存器。 上面說的只是JTAG接口所具備的能力，要使用這些功能，還需要軟件的配合，具體實現(xiàn)的功能則由具體的軟件決定。 例如下載程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要參照SOC DataSheet的寄存器說明，設(shè)置RAM的基地址，總線寬度，訪問速度等等。有的SOC則還需要Remap，才能正常工作。運行Firmware時，這些設(shè)置由Firmware的初始化程序完成。但如果使用JTAG接口，相關(guān)的寄存器可能還處在上電值，甚至?xí)r錯誤值，RAM不能正常工作，所以下載必然要失敗。要正常使用，先要想辦法設(shè)置RAM。在ADW中，可以在Console窗口通過Let 命令設(shè)置，在AXD中可以在Console窗口通過Set命令設(shè)置。
上傳時間： 2013-10-23
上傳用戶：aeiouetla
提出了一種在TI公司高性能數(shù)字信號處理器TMS320DM3730上進行H.264編碼器（即x264編碼器）移植與優(yōu)化的方法，詳細(xì)描述了在CCS4.2開發(fā)平臺上進行x264編碼器移植工作的基本原理和需要注意的問題。為了提高編碼速度，針對DM3730處理器的結(jié)構(gòu)特點，對x264編碼器進行了優(yōu)化，主要方法包括編譯器優(yōu)化、內(nèi)存優(yōu)化、C語言代碼優(yōu)化及匯編代碼優(yōu)化。對x264編碼器進行的CIF格式編碼測試結(jié)果表明，在均值信噪比略微降低的前提下，編碼速度得到了顯著提高，因此獲得了更優(yōu)的編碼效率。
上傳時間： 2013-10-30
上傳用戶：evil
This application note contains a reference design consisting of HDL IP and Xilinx AdvancedConfiguration Environment (ACE) software utilities that give designers great flexibility increating in-system programming (ISP) solutions. In-system programming support allowsdesigners to revise existing designs, package the new bitstream programming files with theprovided software utilities, and update the remote system through the JTAG interface using theEmbedded JTAG ACE Player.
上傳時間： 2013-11-14
上傳用戶：JIMMYCB001
MPEG（Moving Picture Experts Group）和VCEG（Video Coding Experts Group）已經(jīng)聯(lián)合開發(fā)了一個比早期研發(fā)的MPEG 和H.263 性能更好的視頻壓縮編碼標(biāo)準(zhǔn)，這就是被命名為AVC（Advanced Video Coding），也被稱為ITU-T H.264 建議和MPEG-4 的第10 部分的標(biāo)準(zhǔn)，簡稱為H.264/AVC 或H.264。這個國際標(biāo)準(zhǔn)已經(jīng)與2003 年3 月正式被ITU-T 所通過并在國際上正式頒布。為適應(yīng)高清視頻壓縮的需求，2004 年又增加了FRExt 部分；為適應(yīng)不同碼率及質(zhì)量的需求，2006 年又增加了可伸縮編碼 SVC。
上傳時間： 2013-11-19
上傳用戶：dancnc
基于ARM11的嵌入式視頻處理終端設(shè)計 在研究了基于ARMl 1體系結(jié)構(gòu)的Samsung$3C6410處理器的基 礎(chǔ)上，給出了多格式視頻編解碼的使用方法和Windows CE下中斷流 驅(qū)動的設(shè)計方法，為Windows CE操作系統(tǒng)下的圖像采集和視頻處理 的復(fù)雜控制提供了軟件實現(xiàn)的方法；并以該處理器為核心，加上外部 存儲器和USB攝像頭等接口電路，完成了一個嵌入式視頻處理終端 核心板的硬件原理圖設(shè)計和PCB圖的設(shè)計，并對視頻處理終端的印 制電路板的電磁兼容進行了研究。 首先對嵌入式系統(tǒng)和視頻處理進行了簡單的介紹，指出了采用 $3C6410處理器設(shè)計的視頻處理終端具有的優(yōu)勢。其次，對$3C6410 多格式視頻編解碼的使用進行了仔細(xì)分析，為多格式視頻編解碼軟件 的編寫提供了思路。給出了Windows CE下中斷流驅(qū)動程序的設(shè)計方 法，為主處理器和BIT處理器在Windows CE下中斷流驅(qū)動的設(shè)計提 供了一種較為通用的參考模型。第三，在熟悉了S3C64lO處理器的 體系結(jié)構(gòu)基礎(chǔ)上設(shè)計出了下列電路原理圖：電源及復(fù)位電路，時鐘電 路，DDR SDRAM和FLASH存儲器電路，USB接口電路，串口電路， JTAG接口電路，LCD和TSP接口電路。整個嵌入式視頻處理終端是 一個可以獨立工作的可擴展系統(tǒng)，該系統(tǒng)主要用于圖像采集和視頻編 解碼功能。另外，分別從濾波和接地等電磁兼容性設(shè)計手段出發(fā)，對 這些方法進行了理論分析，提出了提高視頻處理終端電磁兼容的措 施。最后，通過編寫簡單的應(yīng)用程序，視頻處理終端對圖像進行H．264 編碼，可以通過無線網(wǎng)卡進行傳輸編碼后的圖像。測試結(jié)果表明，視 頻處理終端能夠?qū)崿F(xiàn)視頻圖像的拍攝、壓縮、無線視頻傳送和視頻監(jiān) 控等功能。
上傳時間： 2013-11-22
上傳用戶：誰偷了我的麥兜
JTAG原理與芯片在線調(diào)試
標(biāo)簽： JTAG 芯片 在線調(diào)試
上傳時間： 2013-10-30
上傳用戶：menggesimida
電子發(fā)燒友網(wǎng)為大家?guī)砹孙w思卡爾Kinetis JTAG寫入器的安裝與使用
標(biāo)簽： Kinetis JTAG 飛思卡爾 寫入器
上傳時間： 2013-11-14
上傳用戶：aa7821634
曙光天闊I840r-H服務(wù)器是曙光公司最新推出的一款支持英特爾最新四路多核處理器的企業(yè)級服務(wù)器，創(chuàng)新的全獨立總線可徹底釋放多至4顆64位Intel XeonMP多核處理器(包括Intel最新推出的Dunnington CPU)的強勁性能，最高達256GBFB-DIMM內(nèi)存和具備可選集成高性能RAID的8塊熱插拔2.5寸SAS磁盤或5塊熱插拔3.5寸SAS磁盤，提供強大的功能以運行關(guān)鍵任務(wù)，滿足資源密集型應(yīng)用的需要。先進的管理和存儲技術(shù),具有更好的可擴充性和高可用性。作為曙光天闊系列服務(wù)器中的高端產(chǎn)品，I840r-H多核服務(wù)器是高端企業(yè)級用戶的最佳選擇，非常適用于金融、證券、交通、郵政、電信、能源等對服務(wù)器性能、可擴展性及可靠性要求苛刻的行業(yè)數(shù)據(jù)中心和遠程的企業(yè)環(huán)境。
上傳時間： 2013-12-10
上傳用戶：zhangxin
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
