亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

IP網(wǎng)(wǎng)絡(luò)

  • 自學(xué)ZedBoard:使用IP通過(guò)ARM PS訪問(wèn)FPGA(源代碼)

      這一節(jié)的目的是使用XPS為ARM PS 處理系統(tǒng) 添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO,并與ZedBoard板子上的8個(gè)LED燈相連。當(dāng)系統(tǒng)建立完后,產(chǎn)生bitstream,并對(duì)外設(shè)進(jìn)行測(cè)試。本資料為源代碼,原文設(shè)計(jì)過(guò)程詳見(jiàn):【 玩轉(zhuǎn)賽靈思Zedboard開(kāi)發(fā)板(4):如何使用自帶外設(shè)IP讓ARM PS訪問(wèn)FPGA?】   硬件平臺(tái):Digilent ZedBoard   開(kāi)發(fā)環(huán)境:Windows XP 32 bit   軟件: XPS 14.2 +SDK 14.2

    標(biāo)簽: ZedBoard FPGA ARM 訪問(wèn)

    上傳時(shí)間: 2013-11-06

    上傳用戶:yuchunhai1990

  • 使用LabVIEW FPGA模塊設(shè)計(jì)IP核

    對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開(kāi)發(fā)人員,他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊。基于已經(jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開(kāi)發(fā),將使現(xiàn)有IP在未來(lái)應(yīng)用中得到更好的復(fù)用,也可以使在不同開(kāi)發(fā)人員和內(nèi)部組織之間進(jìn)行共享和交換的代碼更好服用

    標(biāo)簽: LabVIEW FPGA IP核 模塊設(shè)計(jì)

    上傳時(shí)間: 2013-10-14

    上傳用戶:xiaodu1124

  • 基于Quartus II免費(fèi)IP核的雙端口RAM設(shè)計(jì)實(shí)例

      QuartusII中利用免費(fèi)IP核的設(shè)計(jì)   作者:雷達(dá)室   以設(shè)計(jì)雙端口RAM為例說(shuō)明。   Step1:打開(kāi)QuartusII,選擇File—New Project Wizard,創(chuàng)建新工程,出現(xiàn)圖示對(duì)話框,點(diǎn)擊Next;

    標(biāo)簽: Quartus RAM IP核 雙端口

    上傳時(shí)間: 2013-10-18

    上傳用戶:909000580

  • 基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

    基于FPGA的GPIB接口IP核的研究與設(shè)計(jì)

    標(biāo)簽: FPGA GPIB 接口 IP核

    上傳時(shí)間: 2013-10-19

    上傳用戶:wudu0932

  • ISE新建工程及使用IP核步驟詳解

    ISE新建工程及使用IP核步驟詳解

    標(biāo)簽: ISE IP核 工程

    上傳時(shí)間: 2015-01-01

    上傳用戶:liuxinyu2016

  • 基于FPGA的DDS IP核設(shè)計(jì)方案

    以Altera公司的Quartus Ⅱ 7.2作為開(kāi)發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計(jì),并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號(hào)源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成,利用 SOPC技術(shù),在一片 FPGA 芯片上實(shí)現(xiàn)了整個(gè)信號(hào)源的硬件開(kāi)發(fā)平臺(tái),達(dá)到既簡(jiǎn)化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

    標(biāo)簽: FPGA DDS IP核 設(shè)計(jì)方案

    上傳時(shí)間: 2013-12-22

    上傳用戶:forzalife

  • wp379 AXI4即插即用IP

    In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (IP) imperative.However, integrating numerous IP blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date IP fromreliable sources.

    標(biāo)簽: AXI4 379 wp 即插即用

    上傳時(shí)間: 2013-11-11

    上傳用戶:csgcd001

  • 充分利用IP以及拓?fù)湟?guī)劃提高PCB設(shè)計(jì)效率

    本文探討的重點(diǎn)是PCB設(shè)計(jì)人員利用IP,并進(jìn)一步采用拓?fù)湟?guī)劃和布線工具來(lái)支持IP,快速完成整個(gè)PCB設(shè)計(jì)。從圖1可以看出,設(shè)計(jì)工程師的職責(zé)是通過(guò)布局少量必要元件、并在這些元件之間規(guī)劃關(guān)鍵互連路徑來(lái)獲取IP。一旦獲取到了IP,就可將這些IP信息提供給PCB設(shè)計(jì)人員,由他們完成剩余的設(shè)計(jì)。 圖1:設(shè)計(jì)工程師獲取IP,PCB設(shè)計(jì)人員進(jìn)一步采用拓?fù)湟?guī)劃和布線工具支持IP,快速完成整個(gè)PCB設(shè)計(jì)。現(xiàn)在無(wú)需再通過(guò)設(shè)計(jì)工程師和PCB設(shè)計(jì)人員之間的交互和反復(fù)過(guò)程來(lái)獲取正確的設(shè)計(jì)意圖,設(shè)計(jì)工程師已經(jīng)獲取這些信息,并且結(jié)果相當(dāng)精確,這對(duì)PCB設(shè)計(jì)人員來(lái)說(shuō)幫助很大。在很多設(shè)計(jì)中,設(shè)計(jì)工程師和PCB設(shè)計(jì)人員要進(jìn)行交互式布局和布線,這會(huì)消耗雙方許多寶貴的時(shí)間。從以往的經(jīng)歷來(lái)看交互操作是必要的,但很耗時(shí)間,且效率低下。設(shè)計(jì)工程師提供的最初規(guī)劃可能只是一個(gè)手工繪圖,沒(méi)有適當(dāng)比例的元件、總線寬度或引腳輸出提示。隨著PCB設(shè)計(jì)人員參與到設(shè)計(jì)中來(lái),雖然采用拓?fù)湟?guī)劃技術(shù)的工程師可以獲取某些元件的布局和互連,不過(guò),這個(gè)設(shè)計(jì)可能還需要布局其它元件、獲取其它IO及總線結(jié)構(gòu)和所有互連才能完成。PCB設(shè)計(jì)人員需要采用拓?fù)湟?guī)劃,并與經(jīng)過(guò)布局的和尚未布局的元件進(jìn)行交互,這樣做可以形成最佳的布局和交互規(guī)劃,從而提高PCB設(shè)計(jì)效率。隨著關(guān)鍵區(qū)域和高密區(qū)域布局完成及拓?fù)湟?guī)劃被獲取,布局可能先于最終拓?fù)湟?guī)劃完成。因此,一些拓?fù)渎窂娇赡鼙仨毰c現(xiàn)有布局一起工作。雖然它們的優(yōu)先級(jí)較低,但仍需要進(jìn)行連接。因而一部分規(guī)劃圍繞布局后的元件產(chǎn)生了。此外,這一級(jí)規(guī)劃可能需要更多細(xì)節(jié)來(lái)為其它信號(hào)提供必要的優(yōu)先級(jí)。

    標(biāo)簽: PCB 利用IP 拓?fù)湟?guī)劃

    上傳時(shí)間: 2014-01-14

    上傳用戶:lz4v4

  • UG157 LogiCORE IP Initiator/Ta

    UG157 - LogiCORE™ IP Initiator/Target v3.1 for PCI™ 入門(mén)指南

    標(biāo)簽: Initiator LogiCORE 157 UG

    上傳時(shí)間: 2013-10-13

    上傳用戶:heheh

  • 開(kāi)放式PAC系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)

    一、PAC的概念及軟邏輯技術(shù)二、開(kāi)放型PAC系統(tǒng)三、應(yīng)用案例及分析四、協(xié)議支持及系統(tǒng)架構(gòu)五、軟件編程技巧&組態(tài)軟件的整合六、現(xiàn)場(chǎng)演示&上機(jī)操作。PAC是由ARC咨詢集團(tuán)的高級(jí)研究員Craig Resnick提出的,定義如下:具有多重領(lǐng)域的功能,支持在單一平臺(tái)里包含邏輯、運(yùn)動(dòng)、驅(qū)動(dòng)和過(guò)程控制等至少兩種以上的功能單一開(kāi)發(fā)平臺(tái)上整合多規(guī)程的軟件功能如HMI及軟邏輯, 使用通用標(biāo)簽和單一的數(shù)據(jù)庫(kù)來(lái)訪問(wèn)所有的參數(shù)和功能。軟件工具所設(shè)計(jì)出的處理流程能跨越多臺(tái)機(jī)器和過(guò)程控制處理單元, 實(shí)現(xiàn)包含運(yùn)動(dòng)控制及過(guò)程控制的處理程序。開(kāi)放式, 模塊化構(gòu)架, 能涵蓋工業(yè)應(yīng)用中從工廠的機(jī)器設(shè)備到過(guò)程控制的操作單元的需求。采用公認(rèn)的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)及語(yǔ)言,允許不同供應(yīng)商之設(shè)備能在網(wǎng)絡(luò)上交換資料。

    標(biāo)簽: PAC 開(kāi)放式 系統(tǒng)設(shè)計(jì)

    上傳時(shí)間: 2014-01-14

    上傳用戶:JGR2013

主站蜘蛛池模板: 绩溪县| 神农架林区| 武城县| 赤水市| 丹凤县| 溆浦县| 化州市| 鄂温| 安康市| 北安市| 南涧| 沙雅县| 葫芦岛市| 青州市| 双柏县| 定日县| 顺平县| 泌阳县| 榆树市| 盐边县| 遂昌县| 云霄县| 鄂温| 海门市| 临桂县| 海安县| 嘉荫县| 始兴县| 沛县| 汤阴县| 定西市| 左权县| 柯坪县| 汉寿县| 乐陵市| 广丰县| 郎溪县| 施甸县| 威海市| 忻州市| 东莞市|