<rt id="y46q6"></rt>
VHDL中IP核之參數(shù)化加減法器中文使用介紹
標簽： VHDL IP核 參數(shù) 減法器
上傳時間： 2014-01-15
上傳用戶：cursor
完整的用VERILOG語言開發(fā)的USB2.0 IP核源代碼，包括文檔、仿真文件
標簽： VERILOG USB 2.0 IP核
上傳時間： 2015-07-09
上傳用戶：維子哥哥
IP核生成器生成 ip 后有兩個文件對我們比較有用，假設(shè)生成了一個 asyn_fifo 的核，則 asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫 的模塊，仿真時該文件也要加入工程。
標簽： ip IP核 生成器 比較
上傳時間： 2014-01-05
上傳用戶：頂?shù)弥?/p>
Xilinx FPGA 的IP核，實現(xiàn)FFT功能的
標簽： Xilinx FPGA IP核
上傳時間： 2013-12-12
上傳用戶：han_zh
數(shù)字預(yù)失真在通信領(lǐng)域內(nèi)IP核的開發(fā)文檔，包括數(shù)學(xué)表達式及硬件框圖
標簽： 數(shù)字預(yù)失真 IP核 通信領(lǐng)域 文檔
上傳時間： 2015-07-23
上傳用戶：水口鴻勝電器
mcs51的vhdl IP核,是每個學(xué)習(xí)FPGA的必經(jīng)之路，希望一起探討
標簽： FPGA vhdl mcs 51
上傳時間： 2014-01-14
上傳用戶：wuyuying
8051的VHDL IP核，很不錯的東西
標簽： 8051 VHDL IP核
上傳時間： 2014-01-09
上傳用戶：小碼農(nóng)lz
8051微控制器的ip 核的vhdl源代碼,其中包含了相應(yīng)的測試程序.
標簽： 8051 vhdl 微控制器 源代碼
上傳時間： 2014-01-22
上傳用戶：784533221
leon2是一個源碼開放的嵌入式32位處理器ip核,該文件是leon2-1.0.20-xst.tar的源代碼
標簽： leon2 leon xst tar
上傳時間： 2014-01-10
上傳用戶：佳期如夢
探討RISC32處理器設(shè)計中三個關(guān)鍵問題包括多媒體指令集擴展設(shè)計、流水線微結(jié)構(gòu)優(yōu)化設(shè)計以及使RISC32成為一個真正IP核的其他相關(guān)設(shè)計問題
標簽： RISC 32 IP核 處理器
上傳時間： 2014-08-09
上傳用戶：hwl453472107
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
