加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計(jì)算機(jī)技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對(duì)原有應(yīng)用系統(tǒng)作大的改動(dòng)的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實(shí)現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計(jì)了IP核,介紹了I P核設(shè)計(jì)中主要模塊的設(shè)計(jì)方法.最后對(duì)該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計(jì)全過程.文章首先闡述了該設(shè)計(jì)的課題背景,給出了使用VHDL方法設(shè)計(jì)密碼電路的特點(diǎn)和研究思路和特點(diǎn),然后對(duì)IP核的設(shè)計(jì)環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計(jì)方法和各個(gè)電路模塊實(shí)現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對(duì)各個(gè)模塊設(shè)計(jì)的介紹,闡明了使用VHDL語言設(shè)計(jì)專用集成電路的原理和特點(diǎn).
上傳時(shí)間： 2013-04-24
上傳用戶：萌萌噠小森森
隨著電子技術(shù)和信息技術(shù)的發(fā)展，可編程邏輯器件的應(yīng)用領(lǐng)域越來越寬。可編程SoC設(shè)計(jì)已成為SoC設(shè)計(jì)的新方法。論文介紹了可編程邏輯器件的設(shè)計(jì)方法和開發(fā)技術(shù)，并用硬件描述語言和FPGA／CPLD設(shè)計(jì)技術(shù)，探索和研究了基于FPGA的RISCMCU的設(shè)計(jì)與實(shí)現(xiàn)過程。 論文參照Mircochip公司的PICl6C5X單片機(jī)的體系結(jié)構(gòu)，設(shè)計(jì)了8位RISCMCU。該嵌入式MCU設(shè)計(jì)采用了自頂向下的設(shè)計(jì)方法和模塊化設(shè)計(jì)思想。MCU總體結(jié)構(gòu)設(shè)計(jì)劃分控制模塊、ALU模塊、存儲(chǔ)模塊三大模塊。然后，對(duì)各模塊的具體技術(shù)實(shí)現(xiàn)細(xì)節(jié)分別進(jìn)行了闡述。論文中設(shè)計(jì)的MCU能實(shí)現(xiàn)PICl6C5X單片機(jī)33條指令中除OPTION、CLRWDT、SLEEP和TRIS四條指令以外的其余29條指令的功能，但應(yīng)用是基于FPGA的，能與其他外設(shè)IP方便的結(jié)合在一起使用，比ASIC的PICl6C57X的應(yīng)用更具靈活性。 軟件仿真和硬件驗(yàn)證表明：所設(shè)計(jì)的嵌入式MCU在各方面均達(dá)到了一定的性能指標(biāo)，在Altera公司ACEX1K系列的EPlK30TCl44-3器件上的工作頻率達(dá)21.88MHz。這些為自主設(shè)計(jì)R／SCMCU的IP核提供了值得借鑒的探索成果和設(shè)計(jì)思路，在通用控制領(lǐng)域也有一定的實(shí)用價(jià)值。 此外，論文中還介紹了三相SPWM控制模塊的設(shè)計(jì)，該模塊具有死區(qū)時(shí)間和載波比任意可調(diào)的特點(diǎn)，可以單獨(dú)應(yīng)用，也可以作為MCU的外設(shè)子模塊應(yīng)用。
標(biāo)簽： FPGA MCU 嵌入式 應(yīng)用研究
上傳時(shí)間： 2013-07-16
上傳用戶：熊少鋒
本文主要介紹了如何運(yùn)用可編程邏輯器件(FPGA)實(shí)現(xiàn)電機(jī)的變頻調(diào)速控制系統(tǒng)。 目前，電機(jī)控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(jī)(MCU)或數(shù)字信號(hào)處理器(DSP)。而FPGA的數(shù)字資源豐富、工作頻率高、可在系統(tǒng)編程等特點(diǎn)使得開發(fā)靈活、開發(fā)周期相對(duì)短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應(yīng)電機(jī)，簡(jiǎn)化了硬件和軟件設(shè)計(jì)，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機(jī)以外：可以制成通用的“IP核”應(yīng)用到MCU(或DSP)，或是作為片內(nèi)外設(shè)，這樣就節(jié)約了片內(nèi)資源；另外，它還是ASIC設(shè)計(jì)的驗(yàn)證的必經(jīng)階段，這是本文選題和工作的意義。本文設(shè)計(jì)的FPGA調(diào)速控制系統(tǒng)以及2個(gè)IP核，下載到芯片，通過驗(yàn)證。 本文第一章緒論介紹了可編程邏輯器件的發(fā)展、應(yīng)用，以及EDA的發(fā)展歷程，還介紹了ASIC等。針對(duì)FPGA的快速發(fā)展，論述了它在變頻調(diào)速技術(shù)應(yīng)用中的優(yōu)勢(shì)。 第二章介紹了交流電動(dòng)機(jī)變頻調(diào)速技術(shù)及其相關(guān)技術(shù)的發(fā)展和應(yīng)用情況。著重介紹了電壓空間矢量調(diào)制方式，以及矢量控制技術(shù)、技術(shù)發(fā)展。 第三章詳細(xì)介紹了SVPWM調(diào)速系統(tǒng)整個(gè)系統(tǒng)的FPGA設(shè)計(jì)，給出了設(shè)計(jì)思路、具體方案、邏輯時(shí)序分析；最后給出了軟件仿真結(jié)果和實(shí)驗(yàn)波形對(duì)照。文中還給出了SVPWM調(diào)速系統(tǒng)運(yùn)用的FPGA設(shè)計(jì)結(jié)果，驅(qū)動(dòng)電機(jī)，得到實(shí)驗(yàn)波形。論證了FPGA在調(diào)速系統(tǒng)應(yīng)用中的可行性和意義。 第四章介紹了作者針對(duì)課題相關(guān)的一些內(nèi)容所設(shè)計(jì)出的IP核，給出的實(shí)驗(yàn)結(jié)果等。 論文最后，對(duì)本課題所做的工作進(jìn)行了簡(jiǎn)單的總結(jié)。
標(biāo)簽： FPGA 全數(shù)字 交流變頻 調(diào)速系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：zhaiyanzhong
隨著星載電子系統(tǒng)復(fù)雜度、小型化需求的提高，SoC已經(jīng)成為應(yīng)對(duì)未來星載電子系統(tǒng)設(shè)計(jì)需求的解決途徑。為了簡(jiǎn)化設(shè)計(jì)流程并且提高部件的可重用性，在目前的SoC設(shè)計(jì)中引入了稱之為平臺(tái)的體系結(jié)構(gòu)模板，用它來描述采用已有的標(biāo)準(zhǔn)核來開發(fā)SoC的方法。在星載電子系統(tǒng)中常用部件的分類設(shè)計(jì)，最終建立一個(gè)包括多種功能部件，互連部件和處理部件的設(shè)計(jì)平臺(tái)，從而有效的提高星載電子系統(tǒng)的設(shè)計(jì)能力。在當(dāng)前NASA和ESA的空間應(yīng)用中，PCI總線廣泛作為背板總線和局部總線，有鑒于此，本研究選擇PCI總線作為星載電子系統(tǒng)設(shè)計(jì)平臺(tái)要提供的一個(gè)互連部件對(duì)其進(jìn)行設(shè)計(jì)。 針對(duì)這一需求，本論文采用自項(xiàng)向下的設(shè)計(jì)方法對(duì)PCI總線從設(shè)備控制器的設(shè)計(jì)與實(shí)現(xiàn)進(jìn)行了研究，對(duì)PCI總線協(xié)議做了深刻的分析，完成了PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)，采用Verilog HDL對(duì)其進(jìn)行了RTL級(jí)的描述。 在該課題的研究中，采用了目前集成電路設(shè)計(jì)中常見的自頂向下設(shè)計(jì)方法，使用硬件描述語言Verilog HDL對(duì)其進(jìn)行描述，重點(diǎn)分析了PCI總線設(shè)備控制器的設(shè)計(jì)。以PCI總線協(xié)議的分析和理解為基礎(chǔ)，對(duì)PCI總線設(shè)備控制器進(jìn)行了功能分析和結(jié)構(gòu)劃分。根據(jù)PCI總線設(shè)備控制器的功能和結(jié)構(gòu)劃分，對(duì)PCI總線目標(biāo)設(shè)備控制器的設(shè)計(jì)思路和各個(gè)子模塊電路的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行了詳細(xì)的分析闡述，并且通過編寫測(cè)試激勵(lì)程序完成了功能仿真。應(yīng)用FPGA作為物理驗(yàn)證和實(shí)現(xiàn)載體，進(jìn)行了面向FPGA的電路綜合，進(jìn)行了布局布線后的時(shí)序仿真，證明所實(shí)現(xiàn)的PCI目標(biāo)設(shè)備控制器符合基本功能要求，在以上基礎(chǔ)上完成了PCI目標(biāo)設(shè)備控制器的FPGA實(shí)現(xiàn)。通過這整個(gè)論文的工作，按照設(shè)計(jì)、仿真、綜合驗(yàn)證及布局布線的步驟，完成了PCI總線目標(biāo)設(shè)備控制器IP軟核的設(shè)計(jì)。
標(biāo)簽： FPGA PCI 設(shè)備 控制器
上傳時(shí)間： 2013-06-07
上傳用戶：tccc
卷積碼是無線通信系統(tǒng)中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點(diǎn)，被認(rèn)為是卷積碼的最佳譯碼算法。本文的主要內(nèi)容是在FPGA上實(shí)現(xiàn)約束長(zhǎng)度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點(diǎn)討論了決定Viterbi算法復(fù)雜度和譯碼性能的關(guān)鍵因素，在此基礎(chǔ)上設(shè)計(jì)了采用“串-并”結(jié)合運(yùn)算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測(cè)試通過。本文的主要工作如下： 1.對(duì)輸入數(shù)據(jù)采用了二比特四電平量化的軟判決方式，對(duì)歐氏距離的計(jì)算方法進(jìn)行了簡(jiǎn)化，以便于用硬件電路方式實(shí)現(xiàn)。 2.對(duì)ACS運(yùn)算單元采用了“串-并”結(jié)合的運(yùn)算方式，和全并行的設(shè)計(jì)相比，在滿足譯碼速度的同時(shí)，節(jié)約了芯片資源。本文中提出了一種路徑度量值存儲(chǔ)器的組織方式，簡(jiǎn)化了控制模塊的邏輯電路，優(yōu)化了系統(tǒng)的時(shí)序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統(tǒng)的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設(shè)計(jì)的復(fù)雜度。 4.本文中設(shè)計(jì)了一個(gè)仿真平臺(tái)，采用Modelsim仿真器對(duì)設(shè)計(jì)進(jìn)行了功能仿真，結(jié)果完全正確。同時(shí)提出了一種在被測(cè)設(shè)計(jì)內(nèi)部插入監(jiān)視器的調(diào)試方法，巧妙地利用了Matlab算法仿真程序的輸出結(jié)果，提高了追蹤錯(cuò)誤的效率。 5.該設(shè)計(jì)在Altera EP1C20 FPGA芯片上通過測(cè)試，最大運(yùn)行時(shí)鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對(duì)譯碼器的綜合結(jié)果和Altera設(shè)計(jì)的Viterbi譯碼器IP核進(jìn)行了性能比較，比較結(jié)果證明本文中設(shè)計(jì)的Viterbi譯碼器具有很高的工程實(shí)用價(jià)值。
標(biāo)簽： Viterbi FPGA 軟判決 譯碼器
上傳時(shí)間： 2013-07-23
上傳用戶：葉山豪
軟件無線電是二十世紀(jì)九十年代提出的一種實(shí)現(xiàn)無線通信的體系結(jié)構(gòu)，被認(rèn)為是繼模擬通信、數(shù)字通信之后的第三代無線電通信技術(shù)。它的中心思想是：構(gòu)造一個(gè)開放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線，從而將各種功能，如工作頻段、調(diào)制解調(diào)類型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無線電的幾項(xiàng)關(guān)鍵技術(shù)及其最新研究進(jìn)展。其中調(diào)制解調(diào)模塊是軟件無線電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無線電最顯著的優(yōu)點(diǎn)——靈活性。目前這一部分的技術(shù)實(shí)現(xiàn)手段多種多樣。隨著近幾年來芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實(shí)現(xiàn)軟件無線電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)，選擇有代表性的16QAM和QPSK兩種方式作為研究對(duì)象，采用SystemView軟件作為系統(tǒng)級(jí)開發(fā)工具進(jìn)行集成化設(shè)計(jì)。在實(shí)現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實(shí)現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時(shí)，在設(shè)計(jì)中成功地調(diào)用了Xilinx公司的IP核，實(shí)現(xiàn)了設(shè)計(jì)復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進(jìn)行重構(gòu)，因而硬件的調(diào)試和升級(jí)變得很容易，而內(nèi)嵌CPU使信號(hào)處理過程可以用軟件進(jìn)行控制，充分體現(xiàn)了軟件無線電的靈活性。 通過本論文的研究，初步驗(yàn)證了在FPGA內(nèi)實(shí)現(xiàn)數(shù)字調(diào)制解調(diào)過程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對(duì)將來的擴(kuò)展問題進(jìn)行了研究和討論，為實(shí)現(xiàn)完整的軟件無線電系統(tǒng)奠定了基礎(chǔ)。
標(biāo)簽： FPGA 軟件無線電 調(diào)制解調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：libenshu01
傅里葉變換是信號(hào)處理領(lǐng)域中較完善、應(yīng)用較廣泛的一種分析手段.但傅里葉變換只是一種時(shí)域或頻域的分析方法,它要求信號(hào)具有統(tǒng)計(jì)平穩(wěn),即時(shí)不變的特性.但是實(shí)際應(yīng)用中存在很多非平穩(wěn)信號(hào),它們并不能很好的用傅立葉變換來處理.小波變換的出現(xiàn)解決了這個(gè)問題,它在處理非平穩(wěn)信號(hào)方面具有傅立葉變換無法比擬的優(yōu)越性.小波變換在通信技術(shù)、信號(hào)處理、地球物理、水利電力、醫(yī)療等領(lǐng)域中獲得了日益廣泛的應(yīng)用.小波變換的研究成為了當(dāng)今學(xué)術(shù)界的一個(gè)熱點(diǎn).隨著現(xiàn)代數(shù)字信號(hào)處理朝著高速實(shí)時(shí)的方向發(fā)展,純軟件的程序式信號(hào)處理方法越來越不能滿足實(shí)際應(yīng)用的需求,因此人們希望用硬件電路來實(shí)現(xiàn)高速信號(hào)處理問題.基于以上原因,該文在研究了小波變換的基本理論和特點(diǎn)的基礎(chǔ)上,重點(diǎn)研究了小波變換的VLSI電路構(gòu)架,并用FPGA實(shí)現(xiàn)了它的功能.毫無疑問,該文所做的具體工作在理論和實(shí)踐上都有參考價(jià)值.論文中,在簡(jiǎn)單介紹了小波變換的基本理論、特點(diǎn)和應(yīng)用;對(duì)信號(hào)小波變換分解,重構(gòu)的MATLAB算法進(jìn)行了分析,為硬件實(shí)現(xiàn)奠定了理論基礎(chǔ).論文在研究了小波核心算法MALLAT算法的基礎(chǔ)上,以直觀的圖形方式描述了算法的流程圖;并由此提出了基于VLSI的電路模塊架構(gòu).根據(jù)上述模塊結(jié)構(gòu),對(duì)相關(guān)模塊進(jìn)行了硬件描述語言(VERILOG-HDL)的建模,并且在仿真平臺(tái)上(ACTIVE-HDL)進(jìn)行了仿真.在仿真正確的前提下,該文選用了EP20K100BC356-1V芯片作為目標(biāo)器件進(jìn)行了綜合和后仿真,并且將仿真結(jié)果通過MATLAB與理論參數(shù)進(jìn)行了比較,結(jié)果表明設(shè)計(jì)是正確的.對(duì)設(shè)計(jì)中存在的誤差和部分模塊的進(jìn)一步優(yōu)化,該文也作了分析和說明,為下一步實(shí)現(xiàn)通用IP核設(shè)計(jì)奠定了基礎(chǔ).
上傳時(shí)間： 2013-06-27
上傳用戶：zhaoq123
隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門的概念。NiosⅡ是Altera公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以內(nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-07-28
上傳用戶：hxy200501
本文以某型號(hào)接收機(jī)的應(yīng)用為背景，主要論述了如何實(shí)現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識(shí)產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語言)實(shí)現(xiàn)、仿真測(cè)試等。這些可變的參數(shù)包括：碼型、ACS(加比選)單元的數(shù)目、軟判決比特?cái)?shù)、回溯深度等。用戶可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。 本文的創(chuàng)新之處在于,針對(duì)FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式，大大節(jié)省了嵌入式RAM塊；提出了一種新的累加度量值的歸一化辦法；此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進(jìn)行電路仿真的方法，大大提高了仿真的速度。 所設(shè)計(jì)的(2，1，7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號(hào)接收機(jī)，經(jīng)受了實(shí)際應(yīng)用的考驗(yàn)產(chǎn)生了巨大的經(jīng)濟(jì)效益。
標(biāo)簽： Viterbi FPGA 參數(shù) 譯碼器
上傳時(shí)間： 2013-04-24
上傳用戶：waizhang
Internet現(xiàn)已成為社會(huì)重要的信息流通渠道。嵌入式系統(tǒng)能夠連接到 Internet上面將信息傳送到幾乎世界上的任何一個(gè)地方。嵌入式設(shè)備與Internet的結(jié)合代表著嵌入式系統(tǒng)和網(wǎng)絡(luò)技術(shù)的真正未來。隨著IPv6的應(yīng)用，設(shè)備都可能獲得一個(gè)全球唯一的IP地址，通過IP地址和互聯(lián)網(wǎng)相連成為一個(gè)網(wǎng)絡(luò)設(shè)備。因此隨著電子技術(shù)和Internet技術(shù)的發(fā)展使的家用電子電器產(chǎn)品步向智能化網(wǎng)絡(luò)化的智能家居方向。智能家居是集成微電子技術(shù)與控制技術(shù)當(dāng)前嵌入式系統(tǒng)典型的代表。 本文將嵌入式技術(shù)與電力載波通信協(xié)議X-10技術(shù)結(jié)合起來來實(shí)現(xiàn)智能家居控制系統(tǒng)，著重研究智能家居控制系統(tǒng)的核心一基于ARM核的智能家居網(wǎng)關(guān)軟硬件設(shè)計(jì)。智能家居網(wǎng)關(guān)是一個(gè)嵌入式WEB服務(wù)器，用戶通過登陸智能家居網(wǎng)關(guān)進(jìn)而實(shí)現(xiàn)對(duì)智能家居網(wǎng)關(guān)的遠(yuǎn)程控制操作，智能家居網(wǎng)關(guān)將接收到的用戶命令進(jìn)行“翻譯”之后向家庭電力線發(fā)送X-10指令，實(shí)現(xiàn)對(duì)家庭設(shè)備的控制。 本文首先分析基于ARM的智能家居控制系統(tǒng)的原理及X-10技術(shù)；然后給出具體基于ARM平臺(tái)的硬件電路設(shè)計(jì)，本文在以LPC2210為處理器實(shí)現(xiàn)智能家居控制系統(tǒng)的設(shè)計(jì)中，給出詳細(xì)設(shè)計(jì)步驟與過程。本系統(tǒng)主要電路包括有電源電路、鍵盤電路、LCD顯示電路、存儲(chǔ)電路、網(wǎng)口電路、及X-10電力載波電路等等；其次ARM平臺(tái)軟件實(shí)現(xiàn)是本文的一個(gè)重點(diǎn)。本文主要分三步來實(shí)現(xiàn)：第一步實(shí)現(xiàn)了在LPC2200系列處理器上的嵌入式操作系統(tǒng)uC/OS-Ⅱ的移植、第二步實(shí)現(xiàn)TCP/IP協(xié)議棧LWIP在嵌入式操作系統(tǒng)上的移植、第三步實(shí)現(xiàn)WEB服務(wù)器的組建以及應(yīng)用軟件設(shè)計(jì)。最后系統(tǒng)在搭建完軟硬件平臺(tái)之后，進(jìn)入調(diào)試結(jié)果環(huán)節(jié)。系統(tǒng)運(yùn)行后本人使用本地示波器觀看波形，然后通過對(duì)波形的解析與X-10指令的對(duì)照來驗(yàn)證基于ARM的智能家居控制系統(tǒng)的可行性，進(jìn)而實(shí)現(xiàn)了X-10信息家電與Internet的互連控制。
標(biāo)簽： ARM 智能家居控制系統(tǒng)
上傳時(shí)間： 2013-06-04
上傳用戶：WS Rye
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
