<li id="meuki"></li> 模糊綜合評判法是一種基于模糊數學的綜合評判方法，該綜合評判法根據模糊數學的隸屬度理論把定性評判轉化為定量評判，即用模糊數學對受到多種因素制約的事物或對象做出一個總體的評判。它具有結果清晰，系統性強的特點，能較好地解決模糊的、難以量化的問題，適合各種非確定性問題的解決。本文以新一代天氣雷達發射機故障為例，論述了該方法如何獲取故障診斷數據，如何進行故障定位等過程。
上傳時間： 2013-10-17
上傳用戶：yxgi5
電加熱爐是典型工業過程控制對象，其溫度控制具有升溫單向性，大慣性，純滯后，時變性等特點，很難用數學方法建立精確的模型和確定參數。而PID控制因其成熟，容易實現，并具有可消除穩態誤差的優點，在大多數情況下可以滿足系統性能要求，但其性能取決于參數的整定情況。且快速性和超調量之間存在矛盾，使其不一定滿足快速升溫、超調小的技術要求。模糊控制在快速性和保持較小的超調量方面有著自身的優勢，但其理論并不完善，算法復雜，控制過程會存在穩態誤差。 將模糊控制算法引入傳統的加熱爐控制系統構成智能模糊控制系統，利用模糊控制規則自適應在線修改PID參數，構成模糊自整定：PID控制系統，借此提高其控制效果。 基于PID控制算法，以ADuC845單片機為主體，構成一個能處理較復雜數據和控制功能的智能控制器，使其既可作為獨立的單片機控制系統，又可與微機配合構成兩級控制系統。該控制器控制精度高，具有較高的靈活性和可靠性。 2 溫度控制系統硬件設計 該系統設計的硬件設計主要由單片機主控、前向通道、后向通道、人機接口和接口擴展等模塊組成，如圖l所示。由圖1可見，以內含C52兼容單片機的ADuC845為控制核心．配有640 KB的非易失RAM數據存儲器、外擴鍵盤輸人、320x240點陣的圖形液晶顯示器進行漢字、圖形、曲線和數據顯示，超溫報警裝置等外圍電路；預留微型打印機接口，可以現場打印輸出結果；預留RS232接口，能和PC機聯機，將現場檢測的數據傳輸至PC機來進一步處理、顯示、打印和存檔。
上傳時間： 2013-10-11
上傳用戶：vodssv
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2013-11-23
上傳用戶：青春給了作業95
傾角度傳感器，應用于水利閘門自動控制系統 ——目前，翻板式水閘門控制系統前端設備一般是由翻板水閘、油缸以及固定在油缸上的鋼索式閘門開度儀組成。油缸與閘門上端通過轉軸連接，油缸的伸縮帶動閘門的開閉。在油缸的伸縮過程中帶動鋼索伸縮，它們之間成一種函數關系，只要測量出鋼索的長度就能算出閘門的角度。 這種鋼索式開度儀運行的問題是： 1.由于傳感鋼索外置于油缸伸縮桿上,當水流中有漂浮物體經過閘門時，如樹枝、木板等，沖擊某側鋼索出現變形，大大影響測量精度。當有較大的漂浮物體沖擊時，鋼索有可能被沖斷。 2.外置鋼索 長時間浸泡在水質惡劣的水里，鋼索被銹蝕,經過一段時間，發生鋼索斷線，不能測量閘門油缸伸縮桿長度導致閘門自動控制系統不能正常工作，只能用手動控制,易因左右油缸阻力差異和目測誤差損壞閘門閘板。 3.鋼索在有腐蝕氣體的環境里，鋼索產生銹蝕影響測量精度且特別是北方地區冬夏溫差而增大傳感器誤差。 鑒于遠控制系統中的閘門開度儀的不足之處，采用新型非接觸測控制技術，可以彌補原閘門開度儀的不足。系統原理是當閘門在開閉運動過程中，閘門掃過的角度與油缸轉動的角度有一定的函數關系，測量出油缸的角度即可算出閘門的開閉角度，正是基于此中關系，可以采用測量油缸角度而遠離閘門的非接觸方法。 采用的傳感器為傾角傳感器，應用于電子數字水平儀，醫療，機械調平，角度測量和監視，汽車，起重機械的角度測量，輪船橫滾縱傾測量，軌道尺，電子羅盤傾斜補償，人體姿態測量等領域。 我們提供的傾角傳感器產品包括： 1、單軸、雙軸（前后和左右的傾斜角度測量） 2、測量范圍：0～±15°～±45°～±90°等 3、電源電壓：9～36VDC（可直接與車上蓄電池直接連接） 4、輸出信號：0～5V、4～20mA、RS232/485、CAN總線、開關量
上傳時間： 2013-11-01
上傳用戶：elinuxzj
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
本實例主要包括圖像的模糊化，邊緣變換，灰度變換等，對這些圖像操作完成之后，還可以還原圖像
上傳時間： 2013-12-22
上傳用戶：songnanhua
本設計的目的是：通過分析中文手寫筆跡圖象特有的灰度以及二維空間分布的統計特性，采用二維游程Hufman編碼方法對圖象進行壓縮與解壓縮處理，編寫壓縮與解壓縮應用程序。
上傳時間： 2015-03-25
上傳用戶：葉山豪
首先采用某種編碼方式將解空間映射到編碼空間，每個編碼對應問題的一個解，稱為染色體或個體。一般通過隨機方法確定起始的一群個體，稱為種群，在種群中根據適應值或某種競爭機制選擇個體，使用各種遺傳操作算子產生下一代如此進化下去，直到滿足期望的終止條件。
上傳時間： 2014-01-14
上傳用戶：sssl
實現用固定變異概率和自適應變異概率解tsp問題的比較，自適應式算法采用基于種群差異度的自適應算法，詳見實驗報告
上傳時間： 2014-01-26
上傳用戶：1427796291
這個是圖的廣度周游的源代碼。解壓即可。算法比較簡潔，復雜度較小。
上傳時間： 2015-05-08
上傳用戶：lizhen9880
