本源代碼是在這款TMS320LF2407的DSP上的FFT算法程序，用C和匯編混合編程，主程序用C寫的，調(diào)用兩個匯編程序，實(shí)現(xiàn)FFT算法。
上傳時間： 2017-08-18
上傳用戶：我干你啊
利用DSP的1024點(diǎn)蝶形運(yùn)算FFT全套程序，很不錯的
標(biāo)簽： 1024 DSP FFT 運(yùn)算
上傳時間： 2014-01-26
上傳用戶：ghostparker
本程序是基于C54x DSP的通用實(shí)數(shù)FFT程序，適合點(diǎn)數(shù)16~1024點(diǎn)或復(fù)數(shù)點(diǎn)數(shù)8~512點(diǎn)，主程序?yàn)閞fft.asm。
上傳時間： 2017-09-08
上傳用戶：ANRAN
該文檔為基于DSP用FFT變換進(jìn)行頻譜分析總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-06
上傳用戶：
該文檔為基于DSP的FFT算法在CCS仿真環(huán)境下的實(shí)現(xiàn)程序總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-22
上傳用戶：
該例程是DSP開發(fā)板TNS320F28335進(jìn)行FFT的代碼。
上傳時間： 2022-05-17
上傳用戶：canderile
DSP技術(shù)的迅速發(fā)展,為研制這種計量裝置提供了有力的技術(shù)支持.本裝置就是通過采樣電路采集到電網(wǎng)的電壓和電流等數(shù)據(jù),利用DSP快速處理數(shù)據(jù)的能力,對電壓和電流采樣數(shù)據(jù)進(jìn)行FFT變換,得到各次諧波電壓和電流的值,再根據(jù)諧波功率和電能計算方法,計算出各次諧波的電能.本裝置硬件和軟件都采用模塊化設(shè)計.硬件分為四個部分,前置電路、采樣電路、DSP電路和顯示電路;軟件也分四部分,分為主程序、采樣子程序、FFT子程序和功率電能計算子程序.經(jīng)過實(shí)驗(yàn)測試和誤差仿真修正,本裝置能準(zhǔn)確地計量電網(wǎng)中各次諧波電能,其計量精度可達(dá)0.2級.若再做進(jìn)一步的完善,本裝置完全可做到實(shí)用化,具有廣泛的應(yīng)用前景.
上傳時間： 2013-04-24
上傳用戶：東大小布
隨著電力系統(tǒng)的迅速發(fā)展和電力電子技術(shù)的廣泛應(yīng)用，電能污染日益嚴(yán)重，電能質(zhì)量問題已經(jīng)成為電力部門及電力用戶越來越關(guān)注的問題。電能質(zhì)量的各項(xiàng)指標(biāo)若偏離正常水平過大，會給發(fā)電、輸變電和用電設(shè)備帶來不同程度的危害。電能質(zhì)量的好壞直接關(guān)系到國民經(jīng)濟(jì)的總體效益，因此對電能質(zhì)量進(jìn)行檢測和分析從而提高和改善電能質(zhì)量具有非常重要的意義。 本文首先介紹了電能質(zhì)量的基本概念，對各種電能質(zhì)量問題的分類、特征及產(chǎn)生原因和危害作了詳細(xì)的闡述。通過對電能質(zhì)量各項(xiàng)指標(biāo)（供電電壓偏差、頻率偏差、公用電網(wǎng)諧波、三相電壓不平衡度、電壓波動與閃變）的分析，以傳統(tǒng)的傅立葉變換理論為基礎(chǔ)，針對目前電能質(zhì)量分析的難點(diǎn)即對突變的、暫態(tài)的、非平穩(wěn)的信號的檢測與分類，提出了基于快速傅立葉變換的暫態(tài)電能質(zhì)量分析方法。 在系統(tǒng)的研究了電能質(zhì)量分析的相關(guān)理論和檢測技術(shù)的基礎(chǔ)上，針對電能質(zhì)量分析系統(tǒng)中需要支持復(fù)雜算法和保持實(shí)時性的特殊要求，研制了基于DSP與ARM構(gòu)架的嵌入式電能質(zhì)量分析系統(tǒng)的硬件平臺和軟件系統(tǒng)。重點(diǎn)分析了DSP與ARM的選型依據(jù)、結(jié)構(gòu)特點(diǎn)、具體應(yīng)用等。并且詳細(xì)的介紹了硬件平臺的各部分組成和電路原理圖。隨后，提出了該裝置軟件部分設(shè)計思想，其中重點(diǎn)介紹了DSP部分的FFT算法設(shè)計、ARM部分的UC/OS-II操作系統(tǒng)移植和MiniGUI圖形界面開發(fā)。最后對論文的主要工作進(jìn)行了總結(jié)，對以后可深入研究的方向進(jìn)行了展望。 關(guān)鍵詞：電能質(zhì)量；傅立葉變換；快速傅立葉變換；UC/OS-Ⅱ；MiniGUI
上傳時間： 2013-06-15
上傳用戶：songrui
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點(diǎn)之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實(shí)現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實(shí)現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點(diǎn)。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識的學(xué)習(xí)，設(shè)計驗(yàn)證了GSM基帶同步算法。對FB時間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對SB時間同步，介紹實(shí)相關(guān)和復(fù)相關(guān)兩種方法；對頻率同步，給出了一種對FB運(yùn)用相關(guān)運(yùn)算來精確估計頻率誤差的算法。 @@ 設(shè)計了使用GSM射頻收發(fā)芯片RDA6210并通過實(shí)驗(yàn)室的ALTERA EP3C25FPGA開發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計了芯片的控制模塊，得到了下變頻后的GSM基帶信號。 @@ 設(shè)計了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開發(fā)平臺來完成基帶數(shù)據(jù)的處理。針對ALTERA EP2S180開發(fā)平臺模數(shù)轉(zhuǎn)換器AD9433的特點(diǎn)使用THS4501設(shè)計了單獨(dú)的差分運(yùn)算放大器模塊；設(shè)計了平臺的數(shù)據(jù)存儲方案并將該平臺得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲方案。 @@ 給出了接收機(jī)硬件測試的結(jié)果，從多方面驗(yàn)證了所設(shè)計硬件平臺的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；
上傳時間： 2013-07-01
上傳用戶：sh19831212
可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實(shí)時性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運(yùn)算速度。同時，流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng)，這樣在設(shè)計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計了一個并行乘法器。在實(shí)現(xiàn)該乘法器時，本文采用改進(jìn)的布斯算法，用以減少部分積的個數(shù)。同時，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計與邏輯綜合。通過設(shè)計相應(yīng)的存儲單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對設(shè)計結(jié)果提出了進(jìn)一步的改進(jìn)方案，在乘法器內(nèi)加入一級流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實(shí)時性要求較高的場合具有極高的實(shí)用價值。
上傳時間： 2013-07-18
上傳用戶：wpt
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
