IA4420 工作在315/433/868/915MHz 頻段（IA4421 工作在433/868/915MHz 頻段）； 2． 低電壓工作，工作電壓2.2V~5.4V； 3． 低功耗模式，待機電流0.3uA； 4． 調(diào)制模式FSK，并具備高度集成的PLL； 5． 低發(fā)射功率、高接收靈敏度設(shè)計，發(fā)射功率5~10 dbm 可調(diào)，接收靈敏度-109 dbm； 6． 內(nèi)置時鐘輸出，可省掉MCU 的晶振； 7． 傳輸數(shù)據(jù)率高，數(shù)字信號可達115.2 kbit/s,模擬信號可達256 kbit/s； 8． 發(fā)射頻偏與接收帶寬可調(diào)； 9． 內(nèi)部有數(shù)字濾波器，并可以根據(jù)要求選擇不同的方式； 10． SPI 的控制接口，方便使用； 11． 接收時有數(shù)據(jù)同步碼識別器，系統(tǒng)檢測同步碼后將后面的數(shù)據(jù)輸出； 12． 有16 位的收發(fā)緩存器，用來緩存接收到或要發(fā)送的數(shù)據(jù)（接收數(shù)據(jù)有兩種方式，用戶可以按需選擇）； 13． 有低電壓檢測器，從2.2-5.4V 可調(diào)； 14． 有定時喚醒功能，定時時間可達幾天； 15． 天線的兼容性強，有天線自動調(diào)節(jié)功能，并可采用PCB 或外置天線； 16． 工作溫度范圍-40~85，儲存溫度范圍-55~125℃； 17． 采用微小TSSOP16 封裝。
上傳時間： 2014-10-30
上傳用戶：aa17807091
2006altera大賽－基于軟核Nios的寬譜正弦信號發(fā)生器設(shè)計：摘要：本設(shè)計運用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺，將微處理器、總線、數(shù)字頻率合成器、存儲器和 I/O 接口等硬件設(shè)備集中在一片 FPGA 上，利用直接數(shù)字頻率合成技術(shù)、數(shù)字調(diào)制技術(shù)實現(xiàn)所要求波形的產(chǎn)生，用 FPGA 中的 ROM 儲存 DDS 所需的波形表，充分利用片上資源，提高了系統(tǒng)的精確度、穩(wěn)定性和抗干擾性能。使用新的數(shù)字信號處理（DSP）技術(shù)，通過在 Nios 中軟件編程解決 不同的調(diào)制方式的實現(xiàn)和選擇。系統(tǒng)頻率實現(xiàn) 1Hz～20MHz 可調(diào)，步進達到了1Hz；完成了調(diào)幅、調(diào)頻、二進制 PSK、二進制 ASK、二進制 FSK 調(diào)制和掃頻輸出的功能。
標(biāo)簽： Nios Cyclone altera ALTERA
上傳時間： 2015-09-02
上傳用戶：coeus
em78806單片機的匯編源程序，實現(xiàn)專用modem的功能，收發(fā)dtmf，fsk
上傳時間： 2015-09-18
上傳用戶：朗朗乾坤
在matlab中構(gòu)成不同頻率的調(diào)制信號，這些函數(shù)都是以fm開頭，產(chǎn)生常數(shù)、雙曲線、線性、拋物線等頻率調(diào)制信號．
標(biāo)簽： matlab 頻率 調(diào)制信號
上傳時間： 2013-12-28
上傳用戶：xcy122677
FPGA很有價值的27實例.rar 包括 LED控制VHDL程序與仿真 2004.8修改.doc； LED控制VHDL程序與仿真； LCD控制VHDL程序與仿真 2004.8修改； LCD控制VHDL程序與仿真； ADC0809 VHDL控制程序； TLC5510 VHDL控制程序； DAC0832 接口電路程序； TLC7524接口電路程序； URAT VHDL程序與仿真； ASK調(diào)制與解調(diào)VHDL程序及仿真； FSK調(diào)制與解調(diào)VHDL程序及仿真； PSK調(diào)制與解調(diào)VHDL程序及仿真； MASK調(diào)制VHDL程序及仿真； MFSK調(diào)制VHDL程序及仿真； MPSK調(diào)制與解調(diào)VHDL程序與仿真； 基帶碼發(fā)生器程序設(shè)計與仿真； 頻率計程序設(shè)計與仿真； 采用等精度測頻原理的頻率計程序與仿真； 電子琴程序設(shè)計與仿真 2004.8修改； 電子琴程序設(shè)計與仿真； 電梯控制器程序設(shè)計與仿真； 電子時鐘VHDL程序與仿真； 自動售貨機VHDL程序與仿真； 出租車計價器VHDL程序與仿真 2004.8修改； 出租車計價器VHDL程序與仿真； 波形發(fā)生程序； 步進電機定位控制系統(tǒng)VHDL程序與仿
上傳時間： 2013-12-22
上傳用戶：啊颯颯大師的
VHDL語言編寫的程序，實現(xiàn)FSK調(diào)制與解調(diào)及仿真
上傳時間： 2014-11-21
上傳用戶：kr770906
一個開放源碼的bt848/878驅(qū)動程序的源碼，使之支持我的winview601 tv/fm卡的fm功能
上傳時間： 2015-09-25
上傳用戶：2525775
％The phase locked loop(PLL),adjusts the phase of a local oscillator ％w.r.t the incoming modulated signal.In this way,the phase of the ％incoming signal is locked and the signal is demodulated.This scheme ％is used in PM and FM as well. ％We will implement it by using a closed loop system.Control systems ％techniques are applied here.
標(biāo)簽： phase w.r.t oscillator modulated
上傳時間： 2015-09-28
上傳用戶：zhangzhenyu
調(diào)制器的電路實現(xiàn)方法，有FSK。PSK.BPSK的具體實現(xiàn)方案。
標(biāo)簽： 調(diào)制器 電路 實現(xiàn)方法
上傳時間： 2015-10-14
上傳用戶：sammi
本程序是使用MATLAB編寫的，包括ASK、BPSK、EPSK、FSK、OOK、QPSK等仿真。
上傳時間： 2015-10-16
上傳用戶：zwei41
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
