精品国一区二区三区,亚洲欧洲美洲国产香蕉 ,伦理一区二区三区

FPGA-jpeg-Verilog

基于FPGA的16點FFT快速傅立葉變換的Verilog源代碼。

基于FPGA的16點FFT快速傅立葉變換的Verilog源代碼。

標簽： Verilog FPGA FFT 傅立葉變換

上傳時間： 2015-04-02

上傳用戶：aysyzxzm
verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經驗

上傳時間： 2015-04-07

上傳用戶：bruce
verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經驗

上傳時間： 2013-12-25

上傳用戶：PresidentHuang
verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經驗

上傳時間： 2015-04-07

上傳用戶：498732662
verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

verilog 代碼. 經驗證成功,可以作為標準單元庫,為FPGA設計者使用.

標簽： verilog FPGA 代碼經驗

上傳時間： 2014-06-16

上傳用戶：古谷仁美
用verilog語言在fpga中實現fifo功能！

用verilog語言在fpga中實現fifo功能！

標簽： verilog fpga fifo 語言

上傳時間： 2015-05-02

上傳用戶：epson850
用verilog 描寫應用于數字圖像壓縮系統--jpeg 有測試文檔

用verilog 描寫應用于數字圖像壓縮系統--jpeg 有測試文檔

標簽： verilog jpeg 應用于壓縮系統

上傳時間： 2014-01-13

上傳用戶：zhangliming420
完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

完整的jpeg encoder verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

標簽： convolution transection circular encoder

上傳時間： 2014-01-20

上傳用戶：waizhang
用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

用verilog語言編寫的全數字鎖相環的源代碼,基于fpga平臺

標簽： verilog fpga 語言編寫

上傳時間： 2015-06-13

上傳用戶：wanqunsheng
鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用

鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用

標簽： FPGA Verilog HDL 鍵盤

上傳時間： 2013-12-12

上傳用戶：athjac

主站蜘蛛池模板：乌什县| 涟源市| 习水县| 东乡族自治县| 靖西县| 东至县| 吉首市| 北川| 古丈县| 武强县| 阳西县| 修水县| 阜阳市| 卢氏县| 霍山县| 彭泽县| 柳江县| 布拖县| 玛纳斯县| 长宁县| 县级市| 酉阳| 许昌市| 南京市| 昆山市| 贞丰县| 包头市| 万源市| 政和县| 汉中市| 进贤县| 宕昌县| 石棉县| 临湘市| 贵州省| 封丘县| 长乐市| 宁德市| 沾益县| 无为县| 小金县|

^{<noscript id="s8woi"></noscript>}