基于FPGA的串行通信UART控制器，采用VHDL語言編寫，包含多個子模塊。\r\n在ISE或FPGA的其它開發(fā)環(huán)境下新建一個工程，然后將文檔中的各個模塊程序添加進(jìn)去，即可運行仿真。源程序已經(jīng)過本人的仿真驗證。
標(biāo)簽： FPGA UART 串行通信 控制器
上傳時間： 2013-09-03
上傳用戶：xieguodong1234
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計，用于設(shè)計EDA
標(biāo)簽： CPLD-FPGA 整數(shù) 分頻器
上傳用戶：pioneer_lvbo
FPGA設(shè)計中關(guān)鍵問題的研究
標(biāo)簽： FPGA
上傳時間： 2013-09-04
上傳用戶：wd450412225
FPGA實現(xiàn)USB2 原理
標(biāo)簽： FPGA USB2
上傳用戶：dazhihui66
TI推薦的ALTERA的FPGA電源器件選型手冊,比較實用
標(biāo)簽： ALTERA FPGA 電源器件 選型手冊
上傳用戶：2467478207
基于fpga的嵌入系統(tǒng)的設(shè)計
標(biāo)簽： fpga 嵌入系統(tǒng)
上傳用戶：ynwbosss
Building a RISC System in an FPGA
標(biāo)簽： Building System RISC FPGA
上傳用戶：朗朗乾坤
設(shè)計出優(yōu)秀fpga程序的十條戒律，設(shè)計指導(dǎo)
標(biāo)簽： fpga 程序
上傳用戶：yjj631
FPGA Synthesis with the Synplify Pro Tool
標(biāo)簽： Synthesis Synplify FPGA with
上傳用戶：sevenbestfei
大型設(shè)計中FPGA的多時鐘設(shè)計策略,很詳細(xì)的描述了在FPGA設(shè)計中時鐘設(shè)計的方法
標(biāo)簽： FPGA 大型 多時鐘 策略
上傳用戶：妄想演繹師
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<rt id="aiiy6"></rt>
