ARM與FPGA結(jié)合的幾十篇文章，可以作為ARM與FPGA開發(fā)的參考
標(biāo)簽： FPGA ARM
上傳時(shí)間： 2013-08-24
上傳用戶：cc1015285075
CDMA數(shù)字基帶收發(fā)系統(tǒng)發(fā)送部分的FPGA設(shè)計(jì)與仿真
標(biāo)簽： CDMA FPGA 數(shù)字基帶 收發(fā)系統(tǒng)
上傳用戶：sardinescn
一、FPGA的發(fā)展概要\r\n二、商用FPGA產(chǎn)品現(xiàn)狀與應(yīng)用前景\r\n三、FPGA發(fā)展趨勢\r\n四、結(jié)束語
標(biāo)簽： FPGA
上傳用戶：bvdragon
用于FPGA向DSP傳送數(shù)據(jù)的接口，在硬件上實(shí)現(xiàn)需要FPGA的IO口與DSP的地址數(shù)據(jù)線互連
標(biāo)簽： FPGA DSP 傳送 數(shù)據(jù)
上傳用戶：hongmo
這是一本講解FPGA的書,書中詳盡的介紹了FPGA的入門及用法,從簡單到復(fù)雜
上傳用戶：lchjng
FPGA_Design。FPGA設(shè)計(jì)的四種常用思想與技巧。
上傳用戶：pans0ul
基于Altium Designer6的FPGA項(xiàng)目設(shè)計(jì)圖例教程,80頁.圖片雖模糊,但文字超清晰.
標(biāo)簽： Designer6 Altium FPGA 項(xiàng)目設(shè)計(jì)
上傳用戶：emhx1990
通過fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過
標(biāo)簽： fpga VHDL 時(shí)鐘 源碼
上傳用戶：wtrl
系統(tǒng)應(yīng)用FPGA技術(shù)，通過VHDL編程，在CPLD上實(shí)現(xiàn)。電子琴的基本原理是產(chǎn)生各個(gè)音符對應(yīng)的頻率，將頻率放大后驅(qū)動喇叭發(fā)出音響。該電子琴包括手動彈奏與自動演奏兩種功能，其中手動彈奏時(shí)還可錄音回放。文中敘述了電子琴的設(shè)計(jì)原理和分塊實(shí)現(xiàn)的方法，詳細(xì)介紹各模塊的設(shè)計(jì)及模塊之間的連接組合方法，還包括電子琴的使用說明。
標(biāo)簽： FPGA 系統(tǒng)應(yīng)用
上傳用戶：zhqzal1014
An intruction to FPGA design
標(biāo)簽： intruction design FPGA An
上傳用戶：時(shí)代將軍
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
