基于fpga的嵌入系統的設計
標簽： fpga 嵌入系統
上傳時間： 2013-09-04
上傳用戶：ynwbosss
Building a RISC System in an FPGA
標簽： Building System RISC FPGA
上傳用戶：朗朗乾坤
設計出優秀fpga程序的十條戒律，設計指導
標簽： fpga 程序
上傳用戶：yjj631
FPGA Synthesis with the Synplify Pro Tool
標簽： Synthesis Synplify FPGA with
上傳用戶：sevenbestfei
大型設計中FPGA的多時鐘設計策略,很詳細的描述了在FPGA設計中時鐘設計的方法
標簽： FPGA 大型 多時鐘 策略
上傳用戶：妄想演繹師
fpga時序約束.rar
標簽： fpga 時序約束
上傳用戶：1101055045
在EDA中，基于數字頻率合成器的FPGA實現
標簽： FPGA EDA 數字頻率合成器
上傳用戶：hanli8870
該文闡述了現場可編程邏輯器件FPGA的主要特點，應用FPGA芯片和VHDL硬件描述語言設計的模擬示波器數字信號顯示系統的設計原理和設計方法。
標簽： FPGA 現場可編程 邏輯器件
上傳用戶：qweqweqwe
FPGA特殊管腳說明
標簽： FPGA 管腳
上傳用戶：奔跑的雪糕
無淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實現的任何數字設計，為了成功地操\r\n作，可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導致錯誤的行為，并且調試困難、花銷很大。 在設計PLD/FPGA時通常采用幾種時鐘類型。時鐘可\r\n分為如下四種類型：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統能夠包括上\r\n述四種時鐘類型的任意組合。
標簽： FPGA PLD 時鐘
上傳用戶：yelong0614
蟲蟲下載站版權所有 京ICP備2021023401號-1
