CPLD(FPGA)的開(kāi)發(fā)與應(yīng)用，一本非常值得一看的書(shū)籍。
標(biāo)簽： CPLD FPGA
上傳時(shí)間： 2013-08-30
上傳用戶(hù)：nostopper
學(xué)習(xí)FPGA CPLD的入門(mén)文檔，比較適合初學(xué)者
標(biāo)簽： FPGA CPLD 文檔
上傳用戶(hù)：hui626493
fpga cpld 常見(jiàn)模塊設(shè)計(jì)，包括基于fpga 的全數(shù)字鎖向環(huán)，基于fpga cpld 的半整數(shù)分頻器的設(shè)計(jì)等，很有用
標(biāo)簽： fpga cpld 模塊設(shè)計(jì)
上傳用戶(hù)：mhp0114
FPGA時(shí)鐘分析，包括門(mén)控時(shí)鐘與時(shí)鐘偏儀分析，邏輯設(shè)計(jì)時(shí)鐘分析，毛刺分析．
標(biāo)簽： FPGA 時(shí)鐘 分
上傳用戶(hù)：432234
this a book about cpld fpga developmen,it is very useful for eda development
標(biāo)簽： FPGA 教程
上傳用戶(hù)：1051290259
FPGA-CPLD_DesignTool(example7),需要的朋友可以下載
標(biāo)簽： FPGA-CPLD_DesignTool example7
上傳用戶(hù)：Yukiseop
通過(guò)嵌入式32位單片機(jī)進(jìn)行fpga的直接打入程序的資料詳細(xì)介紹及總結(jié)
標(biāo)簽： fpga 嵌入式 32位單片機(jī) 程序
上傳用戶(hù)：風(fēng)行天下
基于FPGA的單總線(xiàn)(ONE-WIRE)協(xié)議的實(shí)現(xiàn)源代碼.
標(biāo)簽： ONE-WIRE FPGA 單總線(xiàn) 協(xié)議
上傳用戶(hù)：wyc199288
關(guān)于FPGA功耗的相關(guān)論文，想深入FPGA的朋友可以看看！
標(biāo)簽： FPGA 功耗 論文
上傳用戶(hù)：acwme
自己課程設(shè)計(jì)寫(xiě)的程序，用FPGA控制ADC0809的轉(zhuǎn)換時(shí)序來(lái)完成模/數(shù)轉(zhuǎn)換，然后將轉(zhuǎn)換完的數(shù)字信號(hào)傳遞給0832
標(biāo)簽： FPGA 0809 ADC 轉(zhuǎn)換
上傳用戶(hù)：小寶愛(ài)考拉
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
