通過(guò)fpga產(chǎn)生時(shí)鐘的VHDL源碼，QII7.1下調(diào)試通過(guò)
標(biāo)簽： fpga VHDL 時(shí)鐘 源碼
上傳時(shí)間： 2013-08-24
上傳用戶(hù)：wtrl
系統(tǒng)應(yīng)用FPGA技術(shù)，通過(guò)VHDL編程，在CPLD上實(shí)現(xiàn)。電子琴的基本原理是產(chǎn)生各個(gè)音符對(duì)應(yīng)的頻率，將頻率放大后驅(qū)動(dòng)喇叭發(fā)出音響。該電子琴包括手動(dòng)彈奏與自動(dòng)演奏兩種功能，其中手動(dòng)彈奏時(shí)還可錄音回放。文中敘述了電子琴的設(shè)計(jì)原理和分塊實(shí)現(xiàn)的方法，詳細(xì)介紹各模塊的設(shè)計(jì)及模塊之間的連接組合方法，還包括電子琴的使用說(shuō)明。
標(biāo)簽： FPGA 系統(tǒng)應(yīng)用
上傳用戶(hù)：zhqzal1014
An intruction to FPGA design
標(biāo)簽： intruction design FPGA An
上傳用戶(hù)：時(shí)代將軍
The Ten Commandments of Excellent Design - fpga。硬件描述語(yǔ)言注意事項(xiàng)
標(biāo)簽： Commandments Excellent Design fpga
上傳用戶(hù)：AbuGe
FPGA實(shí)現(xiàn)SPI的內(nèi)核驅(qū)動(dòng) 相信感興趣的朋友一定會(huì)喜歡
標(biāo)簽： FPGA SPI 內(nèi)核 驅(qū)動(dòng)
上傳用戶(hù)：hehuaiyu
高速FPGA（NIOS II）系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)
標(biāo)簽： FPGA NIOS 系統(tǒng)設(shè)計(jì)
上傳用戶(hù)：zhyfjj
FPGA高級(jí)設(shè)計(jì)，講解FPGa設(shè)計(jì)的高級(jí)技術(shù)，非常實(shí)用。清晰版
標(biāo)簽： FPGA 高級(jí)設(shè)計(jì)
上傳用戶(hù)：回電話#
fpga的理解性word，對(duì)設(shè)計(jì)有幫助，延遲，效率問(wèn)題等
標(biāo)簽： fpga word
上傳用戶(hù)：muhongqing
Altera FPGA與CPLD的外部處理器連接方式及編程。
標(biāo)簽： Altera FPGA CPLD 處理器
上傳用戶(hù)：1159797854
fpga功能實(shí)現(xiàn)有限字長(zhǎng)響應(yīng)FIR，用verilog編寫(xiě)
標(biāo)簽： fpga FIR 有限字長(zhǎng)
上傳用戶(hù)：hz07104032
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<strike id="8gm08"></strike>
