采用CPLD來培植ALTERA公司的CYCLONE系列FPGA，（AS，PS，F(xiàn)AS）可選
標(biāo)簽： CYCLONE ALTERA CPLD FPGA
上傳時(shí)間： 2016-02-05
上傳用戶：zhouli
二分法求一個(gè)未知數(shù)方程的根f(x)=0,x屬于[a,b],除了顯示每次計(jì)算的小區(qū)間外，還根據(jù)給定的精度計(jì)算了所需的次數(shù)k
標(biāo)簽： 分 方程 計(jì)算
上傳用戶：fredguo
本程序是完成一個(gè)函數(shù)計(jì)算器的功能,通過輸入表達(dá)式,然輸入表達(dá)的未知數(shù),則可以計(jì)算出表達(dá)式的值來:如:a+b+c+sin(a+b),分別輸入a ,b ,c 的值,就可以計(jì)算表達(dá)式的值
標(biāo)簽： 表達(dá)式 輸入 sin 計(jì)算
上傳用戶：xcy122677
聊天室用WINSOCKET來做的聊天室實(shí)現(xiàn)B/S的聊天獲取IP地址
標(biāo)簽： WINSOCKET 地址
上傳時(shí)間： 2016-02-06
上傳用戶：gundan
％ SSOR預(yù)處理的共軛梯度法求解方程Ax=b ％ 輸入?yún)?shù)說明 ％ A 正定矩陣[n*n] ％ b 右邊向量 ％ omega SSOR預(yù)處理參數(shù)(0--2) ％ Times 迭代次數(shù) ％ errtol 給定誤差終止條件 ％ ％輸出參數(shù) ％ NewX 方程Ax=b的x近似解 ％ avgerr 求解的當(dāng)前平均絕對(duì)誤差
標(biāo)簽： SSOR omega Times 預(yù)處理
上傳時(shí)間： 2013-12-19
上傳用戶：一諾88
CPLD/FPGA設(shè)計(jì)的簡要說明，主要是對(duì)CPLD/FPGA設(shè)計(jì)的輸入過程進(jìn)行介紹。
標(biāo)簽： CPLD FPGA
上傳時(shí)間： 2016-02-07
上傳用戶：dapangxie
學(xué)生學(xué)籍管理系統(tǒng)(B/S)的設(shè)計(jì)與開發(fā)主要實(shí)現(xiàn)以下功能1.學(xué)生基本信息的管理； 2、學(xué)生增減； 3、課程管理：課程的增加、修改、刪除、查詢等； 4、基礎(chǔ)數(shù)據(jù)管理.
標(biāo)簽： 管理系統(tǒng) 減 修改 刪除
上傳時(shí)間： 2013-12-23
上傳用戶：二驅(qū)蚊器
嚴(yán)版數(shù)據(jù)結(jié)構(gòu)。二叉樹。功能齊全。經(jīng)過調(diào)試。沒有b+b_ 樹。（c語言）。
標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) 二叉樹 c語言 調(diào)試
上傳時(shí)間： 2014-01-06
上傳用戶：lhw888
功能：雙字節(jié)十六進(jìn)制小數(shù)轉(zhuǎn)換成雙字節(jié)ＢＣＤ碼小數(shù) 入口條件：待轉(zhuǎn)換的雙字節(jié)十六進(jìn)制小數(shù)在R2、R3中。 出口信息：轉(zhuǎn)換后的雙字節(jié)ＢＣＤ碼小數(shù)仍在R2、R3中。 影響資源：PSW、A、B、R2、R3、R4、R5 堆棧需求： ６字節(jié)
標(biāo)簽： 雙字 PSW 十六進(jìn)制 轉(zhuǎn)換
上傳時(shí)間： 2014-07-23
上傳用戶：han_zh
B樣條（三次）曲線和曲面逼近分析技術(shù)文檔
標(biāo)簽： 分析技術(shù) 文檔
上傳用戶：BIBI
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
