電子書-FPGA與Matlab聯(lián)合實(shí)戰(zhàn)V1.0 127頁前言 作為網(wǎng)絡(luò)上第一個(gè)開源此技術(shù)，筆者迫不及待地想將此技術(shù)分享出來。筆者從 2011 年 接觸 FPGA 以來，從各個(gè)方面使用 FPGA，無論是控制、圖像視頻、IC 前端驗(yàn)證、仿真測試， 各個(gè)部分都有所觸及，2015 年第一次接觸到 FPGA 與 matlab 的硬件在環(huán)實(shí)時(shí)仿真，就對感 受到技術(shù)的強(qiáng)大，雖然這里面還有很到的問題，但是作為最強(qiáng)大的仿真驗(yàn)證工具 Matlab 與 最強(qiáng)大的可編程器件的結(jié)合，做仿真測試很方便的，可直接通過 matlab 產(chǎn)生測試信號或者 通過 matlab 接收分析 FPGA 處理完成后的信號。 如今 FPGA 開發(fā)過程勢必要涉及到一個(gè)過程：驗(yàn)證仿真，驗(yàn)證很多情況下是在 Matlab 上進(jìn)行的，而仿真大部分初學(xué)者都是采用 Modelsim 仿真軟件進(jìn)行。比如設(shè)計(jì)一個(gè)信號濾波 模塊，驗(yàn)證該濾波模塊是在 Matlab 上進(jìn)行設(shè)計(jì)驗(yàn)證，得到該模塊的設(shè)計(jì)參數(shù)和設(shè)計(jì)結(jié)構(gòu)， 然后再轉(zhuǎn)換為 RTL 代碼，再用 Modelsim 軟件進(jìn)行仿真，這個(gè)過程涉及到采用 matlab 軟件產(chǎn) 生待測試的信號，輸入到 RTL 代碼中，然后在通過 Modelsim 軟件進(jìn)行仿真得到處理后的信 號，再將該信號輸出到文件，最后通過 Matlab 軟件分析處理后的
標(biāo)簽：
matlab
fpga
上傳時(shí)間：
2021-10-23
上傳用戶：
