FPGA開(kāi)發(fā)全攻略，工程師創(chuàng)新寶典，由張國(guó)斌等書(shū)寫(xiě)
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-12
上傳用戶(hù)：ifree2016
FPGA開(kāi)發(fā)全攻略(下冊(cè))技巧篇 超清書(shū)簽版
標(biāo)簽： FPGA
上傳時(shí)間： 2013-07-19
上傳用戶(hù)：eeworm
FPGA開(kāi)發(fā)全攻略(上冊(cè))基礎(chǔ)篇 超清書(shū)簽版
標(biāo)簽： FPGA
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
FPGA開(kāi)發(fā)全攻略，工程師創(chuàng)新寶典，由張國(guó)斌等書(shū)寫(xiě)
標(biāo)簽： FPGA
上傳時(shí)間： 2017-06-25
上傳用戶(hù)：xwd2010
FPGA開(kāi)發(fā)全攻略(下冊(cè)) 如何克服 FPGA I/O 引腳分配挑戰(zhàn) 作者：Brian Jackson 產(chǎn)品營(yíng)銷(xiāo)經(jīng)理Xilinx, Inc. brian.jackson@xilinx.com 對(duì)于需要在 PCB 板上使用大規(guī)模 FPGA 器件的設(shè)計(jì)人員來(lái)說(shuō)，I/O 引腳分配是必須面對(duì)的眾多挑戰(zhàn)之一。 由于眾多原因，許多設(shè)計(jì)人員發(fā)表為大型 FPGA 器件和高級(jí) BGA 封裝確定 I/O 引腳配置或布局方案越來(lái)越困難。 但是組合運(yùn)用多種智能 I/O 規(guī)劃工具，能夠使引腳分配過(guò)程變得更輕松。 在 PCB 上定義 FPGA 器件的 I/O 引腳布局是一項(xiàng)艱巨的設(shè)計(jì)挑戰(zhàn)，即可能幫助設(shè)計(jì)快速完成，也有可能造 成設(shè)計(jì)失敗。 在此過(guò)程中必須平衡 FPGA 和 PCB 兩方面的要求，同時(shí)還要并行完成兩者的設(shè)計(jì)。 如果僅僅針 對(duì) PCB 或 FPGA 進(jìn)行引腳布局優(yōu)化，那么可能在另一方面引起設(shè)計(jì)問(wèn)題。 為了解引腳分配所引起的后果，需要以可視化形式顯示出 PCB 布局和 FPGA 物理器件引腳，以及內(nèi)部 FPGA I/O 點(diǎn)和相關(guān)資源。 不幸的是，到今天為止還沒(méi)有單個(gè)工具或方法能夠同時(shí)滿(mǎn)足所有這些協(xié)同設(shè)計(jì)需求。 然而，可以結(jié)合不同的技術(shù)和策略來(lái)優(yōu)化引腳規(guī)劃流程并積極采用 Xilinx? PinAhead 技術(shù)等新協(xié)同設(shè)計(jì)工 具來(lái)發(fā)展出一套有效的引腳分配和布局方法。 賽靈思公司在 ISE? 軟件設(shè)計(jì)套件 10.1 版中包含了 PinAhead。 賽靈思公司開(kāi)發(fā)了一種規(guī)則驅(qū)動(dòng)的方法。首先根據(jù) PCB 和 FPGA 設(shè)計(jì)要求定義一套初始引腳布局，這樣利 用與最終版本非常接近的引腳布局設(shè)計(jì)小組就可以盡可能早地開(kāi)始各自的設(shè)計(jì)流程。 如果在設(shè)計(jì)流程的后期由 于 PCB 布線或內(nèi)部 FPGA 性能問(wèn)題而需要進(jìn)行調(diào)整，在采用這一方法晨這些問(wèn)題通常也已經(jīng)局部化了，只需要 在 PCB 或 FPGA 設(shè)計(jì)中進(jìn)行很小的設(shè)計(jì)修改。
標(biāo)簽： FPGA開(kāi)發(fā)全攻略
上傳時(shí)間： 2022-03-28
上傳用戶(hù)：默默
FPGA開(kāi)發(fā)全攻略-工程師創(chuàng)新設(shè)計(jì)寶典-基礎(chǔ)篇+技巧篇-200頁(yè)第一章、為什么工程師要掌握FPGA開(kāi)發(fā)知識(shí)？作者：張國(guó)斌、田耘2008 年年初，某著名嵌入式系統(tǒng)IT 公司為了幫助其產(chǎn)品售后工程師和在線技術(shù)支持工程師更好的理解其產(chǎn)品，舉行了ASIC/FPGA 基礎(chǔ)專(zhuān)場(chǎng)培訓(xùn)．由于后者因?yàn)楸Ｃ苤贫榷荒芙佑|到板級(jí)電路圖和LAYOUT，同時(shí)因ASIC/FPGA 都是典型的SoC 應(yīng)用，通常只是將ASIC/FPGA 當(dāng)作黑盒來(lái)理解，其猜測(cè)性讀圖造成公司與外部及公司內(nèi)部大量的無(wú)效溝通．培訓(xùn)結(jié)束后, 參與者紛紛表示ASIC/FPGA 的白盒式剖析極大提高了對(duì)產(chǎn)品的理解，有效解決了合作伙伴和客戶(hù)端理解偏異性問(wèn)題，參加培訓(xùn)的工程師小L 表示：“FPGA 同時(shí)擁有強(qiáng)大的處理功能和完全的設(shè)計(jì)自由度，以致于它的行業(yè)對(duì)手ASIC 的設(shè)計(jì)者在做wafer fabrication 之前, 也大量使用FPGA 來(lái)做整個(gè)系統(tǒng)的板級(jí)仿真，學(xué)習(xí)FPGA 開(kāi)發(fā)知識(shí)不但提升了我們的服務(wù)質(zhì)量從個(gè)人角度講也提升了自己的價(jià)值。”實(shí)際上，小L 只是中國(guó)數(shù)十萬(wàn)FPGA 開(kāi)發(fā)工程師中一個(gè)縮影，目前，隨著FPGA 從可編程邏輯芯片升級(jí)為可編程系統(tǒng)級(jí)芯片，其在電路中的角色已經(jīng)從最初的邏輯膠合延伸到數(shù)字信號(hào)處理、接口、高密度運(yùn)算等更廣闊的范圍，應(yīng)用領(lǐng)域也從通信延伸到消費(fèi)電子、汽車(chē)電子、工業(yè)控制、醫(yī)療電子等更多領(lǐng)域，現(xiàn)在，大批其他領(lǐng)域的工程師也像小L 一樣加入到FPGA 學(xué)習(xí)應(yīng)用大軍中。未來(lái)，隨著FPGA 把更多的硬核如PowerPC? 處理器等集成進(jìn)來(lái)，以及采用新的工藝將存儲(chǔ)單元集成，F(xiàn)PGA 越來(lái)越成為一種融合處理、存儲(chǔ)、接口于一體的超級(jí)芯片，“FPGA 會(huì)成為一種板級(jí)芯片，未來(lái)的電子產(chǎn)品可以通過(guò)配置FPGA 來(lái)實(shí)現(xiàn)功能的升級(jí)，實(shí)際上，某些通信設(shè)備廠商已經(jīng)在嘗試這樣做了。”賽靈思公司全球資深副總裁湯立人這樣指出。可以想象，未來(lái)，F(xiàn)PGA 開(kāi)發(fā)能力對(duì)工程師而言將成為類(lèi)似C 語(yǔ)言的基礎(chǔ)能力之一，面對(duì)這樣的發(fā)展趨勢(shì)，你還能簡(jiǎn)單地將FPGA 當(dāng)成一種邏輯器件嗎？還能對(duì)FPGA 的發(fā)展無(wú)動(dòng)于衷嗎？電子
標(biāo)簽： fpga
上傳時(shí)間： 2022-04-30
上傳用戶(hù)：fliang
工程師必備手冊(cè)---LED技術(shù)全攻略
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
CFL／LED照明驅(qū)動(dòng)IC應(yīng)用設(shè)計(jì)全攻略
標(biāo)簽： CFL LED 照明 應(yīng)用設(shè)計(jì)
上傳時(shí)間： 2013-04-15
上傳用戶(hù)：eeworm
LED技術(shù)全攻略
標(biāo)簽： LED
上傳時(shí)間： 2013-06-04
上傳用戶(hù)：eeworm
CFL／LED照明驅(qū)動(dòng)IC應(yīng)用設(shè)計(jì)全攻略
標(biāo)簽： CFL LED 照明 應(yīng)用設(shè)計(jì)
上傳時(shí)間： 2013-07-23
上傳用戶(hù)：eeworm
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
