隨著我國國民經濟的高速發展,國內高速公路、城市道路、停車場建設越來越多,對交通控制、安全管理的要求也日益提高,智能交通系統( IntelligentTransportation Systems,簡稱ITS)已成為當前交通管理發展的主要方向,而車牌識別系統(License Plate Recognition System,簡稱LPRS)技術作為智能交通系統的核心,起著舉足輕重的作用,可以被廣泛地應用于高速公路自動收費(ElectronicToll Collection,簡稱ETC)、停車場安全管理、被盜車輛的追蹤、車流統計等。 目前,車牌識別系統大多都是基于PC平臺的,其優勢是實現容易,但是成本高、實時性不強、穩定性不高等缺點使其不能廣泛推廣。為了克服以上的缺點,且滿足識別速度和識別率的要求,本文在原有車牌識別硬件系統設計的基礎上做了一定的改進(原系統在圖像采集、接口通信、系統穩定、脫機工作等方面存在一定問題),與團隊成員一起設計出了新的車牌識別硬件系統,采用單DSP+FPGA和雙DSP+FPGA雙板子的方式來共同實現(本人負責單DSP+FPGA的原理圖和PCB繪制,另一成員負責雙DSP+FPGA的原理圖和PCB繪制)。 本文所涉及的該車牌硬件系統,主要工作由以下幾個部分組成: 1.團隊共同完成了新車牌識別系統的硬件設計,采用兩個板子實現。其中,本人負責單DSP+FPGA板子繪制。 2.團隊一起完成了整個系統的硬件電路調試。主要分為如下模塊進行調試:電源,DSP,FPGA,SAA7113H視頻解碼器,LCD液晶顯示和UART接口等。 3.負責完成了整個系統的DSP應用程序設計。采用DSP/BIOS操作系統來構建系統的框架,添加了多個任務對象進行管理系統的調度;用CSL編寫了DSP上的底層驅動:完成了車牌識別算法在DSP上的移植與優化。 4.參與完成了部分FPGA程序的開發,主要包括圖像采集、存儲、傳輸幾個模塊等。 最終,本系統實現了高效、快速的車牌識別,各模塊工作穩定,能脫機實現圖像采集、傳輸、識別、結果輸出和顯示為一體化的功能;為以后進行高性能的車牌識別算法開發提供了一個很好的硬件平臺。
上傳時間: 2013-04-24
上傳用戶:slforest
無線傳感器網絡(Wireless Sensor Networks,WSN)是由大量傳感器節點組成,這些節點部署在監測區域內通過無線通信方式,形成的一個多跳自組織的網絡。整個網絡的作用是協作地感知、采集和處理網絡覆蓋區域中監測對象的信息,并發送給觀察者,可廣泛應用于環境監測、醫療護理、軍事、商業等多個領域。 媒體訪問控制(Medium Access Control,MAC)協議處于無線傳感器網絡協議的物理層和路由層之間,用于在傳感器節點間公平有效地共享通信媒介,對傳感器網絡的性能有較大影響。與傳統無線網絡不同,提高能量效率和可擴展性是無線傳感器網絡MAC協議設計的主要目標。 本文主要闡述基于FPGA對IEEE802.15.4 MAC層功能的實現。首先介紹了無線傳感器網絡的體系結構、MAC協議的設計要求以及已有的MAC層協議,討論了無線傳感器網絡MAC層的主要要求和功能。然后詳細介紹和分析了IEEE802.15.4的MAC協議,并在此基礎上,通過NS2平臺對MAC層協議進行了仿真,研究不同網絡負荷下信道訪問機制的各個參數對吞吐量,丟包率,傳輸延時的影響,分析了隱蔽站問題、確認幀機制。 本文對MAC層中的主要功能,諸如數據收發、幀處理、信道接入方式以及幀檢驗等提出了基于FPGA的硬件解決方法。設計選用硬件描述語言VerilogHDL,在QuartusⅡ中完成模塊的綜合和布局布線,在QuartusⅡ和Modelsim中進行時序仿真驗證,最終下載到自主設計Altera公司的Cyclone開發板中。 對設計的驗證采取的是由里及外的方式,先對系統主模塊的功能進行驗證,然后下載到與CC2430開發板相連接的FPGA中對設計進行驗證測試。驗證流程是功能仿真、時序仿真和板級調試,最終通過測試,驗證了該設計的功能。測試結果表明,該模塊能滿足無線傳感器網絡低速率應用環境的需要,具有優良的擴展性能,達到了預期的設計目標。
上傳時間: 2013-06-14
上傳用戶:竺羽翎2222
近年來,以FPGA為代表的數字系統現場集成技術取得了快速的發展,FPGA不但解決了信號處理系統小型化、低功耗、高可靠性等問題,而且基于大規模FPGA單片系統的片上可編程系統(SOPC)的靈活設計方式使其越來越多的取代ASIC的市場。傳統的通用信號處理系統使用DSP作為處理核心,系統的可重構型不強,FPGA解決了這一問題,并且現有的FPGA中,多數已集成DSP模塊,結合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此,FPGA作為處理核心的通用信號處理系統具有很強的可實施性。 @@ 基于上述要求,作者設計和完成了一個基于多FPGA的通用實時信號處理系統。該系統采用4片XC3SD1800A作為處理核心,使用DDR2 SDRAM高速存儲實時數據。作者通過全面的分析,設計了核心板、底板和應用板分離系統架構。該平臺能夠根據實際需求進行靈活的搭配,核心板之間的數據傳輸采用了LVDS(低電壓差分信號)技術,從而使得數據能夠穩定的以非常高的速率進行傳輸。 @@ 本系統屬于高速數字電路的設計范疇,因此必須重視信號完整性的設計與分析問題,作者根據高速電路的設計慣例和軟件輔助設計的方法,在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎上,順利地完成了PCB繪制與調試工作。 @@ 作為系統設計的重要環節,作者還在文中研究了在系統設計過程中出現的電源完整性問題,并給出了解決辦法。 @@ LVDS高速數據通道接口和DDR2存儲器接口設計決定本系統的使用性能,本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結合系統的核心板和底板,完成了應用板,視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設計工作,對其中的部分接口進行了邏輯驗證。 @@ 經過測試,該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構等特點,能夠滿足當前一些信號處理系統對高速、實時處理的要求,可以廣泛應用于實時信號處理領域。通過本平臺的研究和開發工作,為進一步研究和設計通用、實時信號處理系統打下了堅實的基礎。 @@關鍵詞:通用實時信號處理;FPGA;信號完整性;DDR2;LVDS
上傳時間: 2013-05-27
上傳用戶:qiaoyue
現代電子系統中,FIR數字濾波器作為數字信號處理技術的重要組成部分,以其良好的線性特性在許多領域內被廣泛的應用。在工程實踐中,往往要求信號處理具有實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和EDA技術的發展,越來越多的人開始應用FPGA實現FIR濾波器,既保證了信號處理的實時性,又可兼顧靈活性的要求。但是普遍存在的問題是不能根據被濾波信號特點動態調整濾波器的濾波系數,只能完成單一特性的濾波工作。 本文將FPGA的快速性和計算機的靈活性通過USB2.0總線有機地結合起來,設計了一個基于FPGA的可調參數FIR濾波系統。此系統由計算機根據各種濾波器指標計算出濾波參數,通過USB2.0對FPGA芯片內部的FIR多階濾波器進行參數配置,實現數字濾波器參數可調;配置后的FPGA濾波單元完成對A/D采集的信號進行濾波運算,濾波后的數據經過緩存后通過USB2.0總線傳輸至計算機進行顯示、分析和儲存等進一步處理。在系統中采用有限狀態機對FPGA參數配置模式和濾波模式進行切換,保證了系統的有序運行。 本文通過性能測試和應用實例對系統進行驗證。實驗證明:該基于FPGA的可調參數FIR濾波系統參數配置方便,可以根據實際需要動態調整濾波參數,并且濾波效果良好,可有效濾除噪聲信號。
上傳時間: 2013-07-26
上傳用戶:KSLYZ
本研究針對目標識別等系統中由于載機轉動而使目標圖像發生旋轉,給測量及人眼觀察帶來的影響,因此需要對目標圖像進行實時的反旋轉處理,對目前出現的消像旋技術進行分析和比較,選擇從電子學消旋方法出發,研究圖像消像旋的方法,并給出了基于FPGA的實時消像旋系統的完整結構和相應的算法設計。 本文在對電子圖像消旋原理的深入分析的基礎上,設計并利用Visual C++6.0軟件仿真實現了一種優化的快速旋轉算法,再利用后插值處理保證了圖像的質量;構建了以ACEX EP1K100為核心的數字圖像實時消像旋系統,利用VHDL硬件描述語言實現了整個消像旋算法的FPGA設計。該系統利用高速相機和Camera Link接口傳輸圖像,提高了系統的運行速度。利用QuartusII和Matlab軟件對整個算法設計進行混合仿真實驗。實驗結果表明,該系統能夠成功地對采集到的灰度圖像進行消像旋處理,旋轉后的圖像清晰穩定,像素誤差小于一個像素,而且對于視頻信號只有一幀的延時不到20ms,達到系統參數要求。
上傳時間: 2013-07-04
上傳用戶:MATAIYES
隨著半導體制造技術不斷的進步,SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化,芯片的面積增大,芯片功能復雜程度增大,其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證,就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵,驗證和測試芯片的邏輯功能。通過使用FPGA系統,可在ASIC設計的早期,驗證芯片設計功能,支持硬件、軟件及整個系統的并行開發,并能檢查硬件和軟件兼容性,同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快,能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據,而FPGA作為硬件系統,突出優點是速度快,實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺,在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路,并采用定制的JTAG邏輯產生測試向量,通過JTAG控制SOC目標系統,達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時,該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統,包括系統的性能、組成、功能以及系統的工作原理;搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺,提出了驗證系統的總體設計方案,重點對驗證系統的數據鏈路的實現進行了闡述;詳細研究了嵌入式軟核處理器NIOS II系統,并將定制的JTAG邏輯與處理器NIOS II相結合,構建出調試與驗證數據鏈路;根據芯片驗證的要求,設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統,并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術,完成對國產某型DSP芯片的驗證與測試,研究如何構建一種通用的SOC芯片驗證平臺,解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域,有較高的理論和實踐研究價值。
上傳時間: 2013-05-25
上傳用戶:ccsp11
對弓網故障的檢測是當今列車檢測的一項重要任務。原始故障視頻圖像具有極大的數據量,使實時存儲和傳輸故障視頻圖像極其困難。由于視頻的數據量相當大,需要采用先進的視頻編解碼協議進行處理,進而實現檢測現場的實時監控。 @@ H.264/AVC(Advanced Video Coding)作為MPEG-4的第10部分,因其具有超高的壓縮效率、極好的網絡親和性,而被廣泛研究與應用。H.264/AVC采用了先進的算法,主要有整數變換、1/4像素精度插值、多模式幀間預測、抗塊效應濾波器和熵編碼等。 @@ 本文使用硬件描述語言Verilog,以紅色颶風 II開發板作為硬件平臺,在開發工具QUARTUSII 6.0和MODELSIM_SE 6.1B環境中完成軟核的設計與仿真驗證。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作為核心芯片,實現視頻圖像采集、存儲、顯示以及實現H.264/AVC部分算法的基本系統。 @@ FPGA以其設計靈活、高速、具有豐富的布線資源等特性,逐漸成為許多系統設計的首選,尤其是與Verilog和VHDL等語言的結合,大大變革了電子系統的設計方法,加速了系統的設計進程。 @@ 本文首先分析了FPGA的特點、設計流程、verilog語言等,然后對靜態圖像及視頻圖像的編解碼進行詳細的分析,比如H.264/AVC中的變換、量化、熵編碼等:并以JM10.2為平臺,運用H.264/AVC算法對視頻序列進行大量的實驗,對不同分辨率、量化步長、視頻序列進行編解碼以及對結果進行分析。接著以紅色颶風II開發板為平臺,進行視頻圖像的采集存儲、顯示分析,其中詳細分析了SAA7113的配置、CCD信號的A/D轉換、I2C總線、視頻的數字化ITU-R BT.601標準介紹及視頻同步信號的獲取、基于SDRAM的視頻幀存儲、VGA顯示控制設計;最后運用verilog語言實現H.264/AVC部分算法,并進行功能仿真,得到預計的效果。 @@ 本文實現了整個視頻信號的采集存儲、顯示流程,詳細研究了H.264/AVC算法,并運用硬件語言實現了部分算法,對視頻編解碼芯片的設計具有一定的參考價值。 @@關鍵詞:FPGA;H.264/AVC;視頻;verilog;編解碼
上傳時間: 2013-04-24
上傳用戶:啦啦啦啦啦啦啦
溫濕度是影響糧食儲藏的重要參數,兩者之間是相互關聯的,溫濕度控制不好必然引起糧食發熱和霉變,且極易產生連鎖反應,從而造成難以挽回的損失。溫濕度的控制直接影響到糧食存儲系統的性能。岡此,糧食溫濕度測控技術在農業上的應用是十分重要的。本文研究基于FPGA的糧倉溫濕度監制系統。 設計了基于FPGA的糧倉溫濕度監控系統,該系統主要由溫濕度傳感器、控制電路、單片機和上位機構成。單片機主要完成溫度數據的采集和上位機的通訊;控制電路基于FPGA進行設計,主要負責采集濕度信息,計算溫濕度偏差及其變化率,通過調用模糊控制算法對溫濕度進行模糊控制,單片機通過RS485總線和上位機進行串口通信,使上位機能夠實時記錄,顯示溫濕度變化值和控制過程曲線。該系統實現了糧倉內溫濕度的實時監測,使管理人員可以實時掌控糧倉內的溫濕度情況。 采用FPGA設計控制電路簡化了系統的組成和外圍數字電路,易于系統擴展和升級,內部集成了信號處理、控制、檢測電路,減少了系統的體積,縮短了開發周期,大大增強了系統的可靠性;配合功率驅動、電源等外圍電路,完成信號采集、處理和控制等功能,節省了開發成本,使糧倉溫濕度控制系統更加集成化。這也恰恰更加符合當今電子產品高精度,集成化的要求。 系統采用直接輸出數字量的DS1820溫度傳感器和濕度傳感器HS1101并將HS1101與555定時器組成振蕩電路,其輸出為頻率脈沖信號,與濕度值成線性關系,該頻率脈沖信號可直接送入FPGA進行計數,這樣溫濕度傳感器輸出的信號都沒有經過放大、A/D轉換,進一步減少了測量誤差。控制電路采用了VHDL硬件描述語言進行編寫。本裝置已作出實樣,通過了調試,已達到預期效果。
上傳時間: 2013-06-16
上傳用戶:731140412
隨著圖像處理技術和投影技術的不斷發展,人們對高沉浸感的虛擬現實場景提出了更高的要求,這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像,再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果,投影的屏幕往往被設計為柱面屏幕,甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發生幾何形狀的變化,而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術。 一個大場景可視化系統由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現實應用系統中,要實現高臨感的多屏幕無縫拼接以及曲面組合顯示,顯示系統還需要運用幾何數字變形及邊緣融合等圖像處理技術,實現諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關鍵設備在于圖像融合機,它實時采集圖形服務器,或者PC的圖像信號,通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合,在處理完成后再送到顯示設備。 本課題提出了一種基于FPGA技術的圖像處理系統。該系統實現圖像數據的AiD采集、圖像數據在SRAM以及SDRAM中的存取、圖像在FPGA內部的DSP運算以及圖像數據的D/A輸出。系統設計的核心部分在于系統的控制以及數字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片,并利用VerilogHDL硬件描述語言在FPGA內部設計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統中設計了一個ARM處理器模塊,用于上電時對系統在圖像變化處理時所需參數進行傳遞,并能實時從上位機更新參數。該設計在提高了系統性能的同時也便于系統擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法,接著提出了系統的設計方案及模塊劃分,然后圍繞FPGA的設計介紹了SDRAM控制器的設計方法,最后介紹了ARM處理器的接口及外圍電路的設計。
上傳時間: 2013-04-24
上傳用戶:ynsnjs
文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對不同的客戶要求來“量身定做”不同的產品,同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天,這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開關電源的控制部分正在向數字化方向發展。由于數字化,使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能,同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求,這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術,數字化開關電源有著廣闊的發展空間。 在數字化領域的今天,最后一個沒有數字化的堡壘就是電源領域。近年來,數字電源的研究勢頭與日俱增,成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80%以上,但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上,提出了一種新的數字化調節器方案,即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計,并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐,使系統電路更簡單,精度更高,通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀,以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案,并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節,通過數字化PID算法產生PWM波來控制斬波器,控制主回路。從而取代傳統的模擬PID調節器,使電路更簡單,精度更高,通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成,采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣,電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端,用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次,文章對各個模塊從理論和實際的上都做了仔細的分析和設計,并給出了具體的電路圖,同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統,要求采樣速率相當高。本系統采用FPGA來控制ADC,這樣就避免了高速采樣占用系統資源的問題,減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節,從而產生PWM波來控制逆變橋的開關速率,從而達到閉環控制的目的。 最后,對數字化開關電源和模擬開關電源做了對比測試,得出了預期結論。同時也提出了一些需要改進的地方,認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間,這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反,同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下,數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源,系統還有值得改進的地方,比如改進主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域,將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上,只要是相關的領域都可以采用。
上傳時間: 2013-06-29
上傳用戶:dreamboy36