一些FPGA的擴(kuò)展電路原理圖，對(duì)fpga的實(shí)際很有幫助
上傳時(shí)間： 2013-09-07
上傳用戶(hù)：d815185728
1.4 FPGA的設(shè)計(jì)工具。
標(biāo)簽： FPGA 1.4 設(shè)計(jì)工具
上傳時(shí)間： 2013-10-15
上傳用戶(hù)：1412904892
1.3 FPGA的設(shè)計(jì)流程。
標(biāo)簽： FPGA 1.3 設(shè)計(jì)流程
上傳時(shí)間： 2013-10-09
上傳用戶(hù)：lwwhust
1.2 FPGA的設(shè)計(jì)方法與要求。
標(biāo)簽： FPGA 1.2 設(shè)計(jì)方法
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：JIMMYCB001
為了滿(mǎn)足對(duì)隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r(shí)檢測(cè)隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測(cè)設(shè)計(jì)方案。根據(jù)NIST的測(cè)試標(biāo)準(zhǔn)，采用基于統(tǒng)計(jì)的方法，在FPGA內(nèi)部實(shí)現(xiàn)了對(duì)隨機(jī)序列的頻率測(cè)試、游程測(cè)試、最大游程測(cè)試、離散傅里葉變換測(cè)試和二元矩陣秩測(cè)試。與現(xiàn)在常用的隨機(jī)數(shù)性能測(cè)試軟件相比，該設(shè)計(jì)方案，能靈活嵌入到需要使用隨機(jī)數(shù)的系統(tǒng)中，實(shí)現(xiàn)對(duì)隨機(jī)性能的實(shí)時(shí)檢測(cè)。實(shí)際應(yīng)用表明，該設(shè)計(jì)具有使用靈活、測(cè)試準(zhǔn)確、實(shí)時(shí)輸出結(jié)果的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。
標(biāo)簽： FPGA 隨機(jī)數(shù) 性能檢測(cè)
上傳時(shí)間： 2013-11-13
上傳用戶(hù)：lliuhhui
同步技術(shù)是跳頻系統(tǒng)的核心。本文針對(duì)FPGA的跳頻系統(tǒng)，設(shè)計(jì)了一種基于獨(dú)立信道法，同步字頭法和精準(zhǔn)時(shí)鐘相結(jié)合的快速同步方法，同時(shí)設(shè)計(jì)了基于雙圖案的改進(jìn)型獨(dú)立信道法，同步算法協(xié)議，協(xié)議幀格式等。該設(shè)計(jì)使用VHDL硬件語(yǔ)言實(shí)現(xiàn)，采用Altera公司的EP3C16E144C8作為核心芯片，并在此硬件平臺(tái)上進(jìn)行了功能驗(yàn)證。實(shí)際測(cè)試表明，該快速同步算法建立時(shí)間短、同步穩(wěn)定可靠。
標(biāo)簽： FPGA 跳頻系統(tǒng) 同步算法
上傳時(shí)間： 2013-10-21
上傳用戶(hù)：JIMMYCB001
介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7（LPC2214）和FPGA（EP2C5T144C8）及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL 硬件描述語(yǔ)言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用Quartus Ⅱ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且能夠?qū)崿F(xiàn)高精度地位置控制。
上傳時(shí)間： 2014-12-28
上傳用戶(hù)：molo
根據(jù)無(wú)人機(jī)系統(tǒng)的控制特點(diǎn)，提出了一種基于FPGA的無(wú)人機(jī)控制器設(shè)計(jì)方案，并完成了該方案的軟硬件設(shè)計(jì)。該方案將鍵盤(pán)掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡(jiǎn)化了控制器硬件結(jié)構(gòu)。實(shí)際應(yīng)用表明，該無(wú)人機(jī)控制器具有指令群延時(shí)低、功能可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)，能夠滿(mǎn)足使用要求。
標(biāo)簽： FPGA 無(wú)人機(jī) 制器設(shè)計(jì)
上傳時(shí)間： 2013-11-24
上傳用戶(hù)：南國(guó)時(shí)代
為了使車(chē)流在交通路口順暢通過(guò)，通常需要統(tǒng)計(jì)一個(gè)交通信號(hào)燈周期內(nèi)的車(chē)流量，以實(shí)現(xiàn)交通信號(hào)燈的自動(dòng)配時(shí)。文中提出了一種交通路口的車(chē)流量檢測(cè)算法。通過(guò)在道路前方設(shè)置檢測(cè)線(xiàn)，進(jìn)而統(tǒng)計(jì)檢測(cè)線(xiàn)灰度變化的情況，即可統(tǒng)計(jì)出通過(guò)的車(chē)流量。并對(duì)其進(jìn)行FPGA的硬件仿真。實(shí)驗(yàn)結(jié)果表明，此方法實(shí)現(xiàn)簡(jiǎn)單，運(yùn)算處理速度快，能夠得到較滿(mǎn)意的結(jié)果。
標(biāo)簽： FPGA 交通路口 車(chē)流量檢測(cè) 方法研究
上傳時(shí)間： 2013-10-12
上傳用戶(hù)：1406054127
一種基于FPGA的曼徹斯特編譯碼電路設(shè)計(jì)
標(biāo)簽： FPGA 曼徹斯特 編譯碼 電路設(shè)計(jì)
上傳時(shí)間： 2013-11-14
上傳用戶(hù)：geshaowei
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
