這是本人在學FPEG/VHDL快速工程實踐入門與提高一書時所寫的相關代碼。可是本人辛苦整理出來的啊。希望對大家有幫助了……
標簽: FPEG VHDL 工程實踐 代碼
上傳時間: 2017-05-04
上傳用戶:yyyyyyyyyy
Verilog實現mini-uart,代碼經過FPEG驗證,含文檔及流程圖。
標簽: mini-uart Verilog
上傳時間: 2013-12-17
上傳用戶:jcljkh
蟲蟲下載站版權所有 京ICP備2021023401號-1