一、產品概述SX1278 是一款高性能、低功耗、遠距離的微功率無線模塊，內部自動擴頻計算和硬件校驗處理，用戶不需要了解太復雜的射頻知識，和硬件調，只是需要調試底層 SPI 通信，和理解好函數的意義。就可以輕松的應用此模塊。模塊非常適合遠距離，低數據量和低功耗等應用場合。模塊的射頻芯片基于擴頻跳頻技術，在穩定性、抗干擾能力以及接收靈敏度上都超越現有的 GFSK 射頻模塊。二、產品特點基于 LoRa 擴頻調制技術。半雙工通訊，SPI 通信控制。420~450MHz 免申請頻段，其他頻段可定制。免調試，2.1-3.6V 寬電壓范圍。微功率發射，標準 100mW，設置功率寄存器。接收靈敏度高達-148dBm，最大發射功率+20dBm。硬件檢驗，和硬件擴頻編碼，可以自定義調頻機制。接收，發射，CAD 檢測，休眠等多種模式任意卻換。貼片封裝，方便客戶嵌入自己的 PCB。C 語言函數封裝，直接調入函數接口。三、應用領域智能家居、智能交通、傳感網絡；工業自動化、農業現代化、建筑智能化；自動抄表系統；水利、油田、礦井、氣象等設備信息采集；路燈控制、電網監測、風光互補系統；工業設備數據無線傳輸以及工業環境監測；掌機數據采集，嵌入式設備數據傳輸；其他一切需要無線代替有線通訊的情況
標簽： sx1278
上傳時間： 2022-03-26
上傳用戶：trh505
常用4000系列標準數字電路的中文名稱資料 型號 器件名稱 廠牌 備注 CD4000 雙3輸入端或非門+單非門 TI CD4001 四2輸入端或非門 HIT/NSC/TI/GOL CD4002 雙4輸入端或非門 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 雙互補對加反相器 NSC CD4008 4位超前進位全加器 NSC CD4009 六反相緩沖/變換器 NSC CD4010 六同相緩沖/變換器 NSC CD4011 四2輸入端與非門 HIT/TI CD4012 雙4輸入端與非門 NSC CD4013 雙主-從D型觸發器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 雙4位串入/并出移位寄存器 TI CD4016 四傳輸門 FSC/TI CD4017 十進制計數/分配器 FSC/TI/MOT CD4018 可預制1/N計數器 NSC/MOT CD4019 四與或選擇器 PHI CD4020 14級串行二進制計數/分頻器 FSC CD4021 08位串入/并入-串出移位寄存器 PHI/NSC CD4022 八進制計數/分配器 NSC/MOT CD4023 三3輸入端與非門 NSC/MOT/TI CD4024 7級二進制串行計數/分頻器 NSC/MOT/TI CD4025 三3輸入端或非門 NSC/MOT/TI CD4026 十進制計數/7段譯碼器 NSC/MOT/TI CD4027 雙J-K觸發器 NSC/MOT/TI CD4028 BCD碼十進制譯碼器 NSC/MOT/TI CD4029 可預置可逆計數器 NSC/MOT/TI CD4030 四異或門 NSC/MOT/TI/GOL CD4031 64位串入/串出移位存儲器 NSC/MOT/TI CD4032 三串行加法器 NSC/TI CD4033 十進制計數/7段譯碼器 NSC/TI CD4034 8位通用總線寄存器 NSC/MOT/TI CD4035 4位并入/串入-并出/串出移位寄存 NSC/MOT/TI CD4038 三串行加法器 NSC/TI CD4040 12級二進制串行計數/分頻器 NSC/MOT/TI CD4041 四同相/反相緩沖器 NSC/MOT/TI CD4042 四鎖存D型觸發器 NSC/MOT/TI CD4043 4三態R-S鎖存觸發器("1"觸發) NSC/MOT/TI CD4044 四三態R-S鎖存觸發器("0"觸發) NSC/MOT/TI CD4046 鎖相環 NSC/MOT/TI/PHI CD4047 無穩態/單穩態多諧振蕩器 NSC/MOT/TI CD4048 4輸入端可擴展多功能門 NSC/HIT/TI CD4049 六反相緩沖/變換器 NSC/HIT/TI CD4050 六同相緩沖/變換器 NSC/MOT/TI CD4051 八選一模擬開關 NSC/MOT/TI
上傳時間： 2022-05-05
上傳用戶：
VHDL 基礎程序百例 FPGA 邏輯設計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數據類型第10例 函數第11例 七值邏輯線或分辨函數第12例 轉換函數第13例 左移函數第14例 七值邏輯程序包第15例 四輸入多路器第16例 目標選擇器第17例 奇偶校驗器第18例 映射單元庫及其使用舉第19例 循環邊界常數化測試第20例 保護保留字第21例 進程死鎖 第22例 振蕩與死鎖第23例 振蕩電路第24例 分辨信號與分辨函數第25例 信號驅動源第26例 屬性TRANSACTION和分辨信號第27例 塊保護及屬性EVENT,第28例 形式參數屬性的測試第29例 進程和并發語句第30例 信號發送與接收第31例 中斷處理優先機制建模第32例 過程限定第33例 整數比較器及其測試第34例 數據總線的讀寫第35例 基于總線的數據通道第36例 基于多路器的數據通道第37例 四值邏輯函數第38例 四值邏輯向量按位或運算第39例 生成語句描述規則結構第40例 帶類屬的譯碼器描述第41例 帶類屬的測試平臺第42例 行為與結構的混合描述第43例 四位移位寄存器第44例 寄存／計數器第45例 順序過程調用第46例 VHDL中generic缺省值的使用第47例 無輸入元件的模擬第48例 測試激勵向量的編寫第49例 delta延遲例釋第50例 慣性延遲分析第51例 傳輸延遲驅動優先第52例 多倍（次）分頻器第53例 三位計數器與測試平臺第54例 分秒計數顯示器的行為描述6第55例 地址計數器第56例 指令預讀計數器第57例 加.c減.c乘指令的譯碼和操作第58例 2－4譯碼器結構描述第59例 2－4譯碼器行為描述第60例 轉換函數在元件例示中的應用第61例 基于同一基類型的兩分辨類型的賦值相容問題第62例 最大公約數的計算第63例 最大公約數七段顯示器編碼第64例 交通燈控制器第65例 空調系統有限狀態自動機第66例 FIR濾波器第67例 五階橢圓濾波器第68例 鬧鐘系統的控制第69例 鬧鐘系統的譯碼第70例 鬧鐘系統的移位寄存器第71例 鬧鐘系統的鬧鐘寄存器和時間計數器第72例 鬧鐘系統的顯示驅動器第73例 鬧鐘系統的分頻器第74例 鬧鐘系統的整體組裝第75例 存儲器第76例 電機轉速控制器第77例 神經元計算機第78例ccAm2901四位微處理器的ALU輸入第79例ccAm2901四位微處理器的ALU第80例ccAm2901四位微處理器的RAM第81例ccAm2901四位微處理器的寄存器第82例ccAm2901四位微處理器的輸出與移位第83例ccAm2910四位微程序控制器中的多路選擇器第84例ccAm2910四位微程序控制器中的計數器／寄存器第85例ccAm2910四位微程序控制器的指令計數器第86例ccAm2910四位微程序控制器的堆棧第87例 Am2910四位微程序控制器的指令譯碼器第88例 可控制計數器第89例 四位超前進位加法器第90例 實現窗口搜索算法的并行系統（1）——協同處理器第91例 實現窗口搜索算法的并行系統（2）——序列存儲器第92例 實現窗口搜索算法的并行系統（3）——字符串存儲器第93例 實現窗口搜索算法的并行系統（4）——頂層控制器第94例 MB86901流水線行為描述組成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901內ALU的行為描述第97例 移位指令的行為描述第98例 單周期指令的描述第99例 多周期指令的描述第100例 MB86901流水線行為模型
上傳時間： 2022-05-14
上傳用戶：
特點:o ARM? Cortex?-M4 CPU 平臺o 高達150MHz 的高性能Cortex?-M4 處理器o 集成FPU 和MPUo 內存o 512KB 片上SRAMo 2KB 至512KB 可編程保持存儲區o 閃存o 1MB 集成閃存o 原地執行NOR 閃存接口，在閃存中執行時接近0 等待狀態o 供電和復位管理系統o 片上穩壓器，支持1.7V-3.6V 輸入o 上電復位（POR）o 時鐘管理o 10-30MHz 晶體振蕩器o 內部16MHz RCo 32kHz 晶體振蕩器o 內部32kHz RCo 具有可編程輸出頻率的低功耗PLLo 通用DMA：具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG（真隨機數發生器）的簡單加密引擎o 定時器/計數器o 1x 系統節拍定時器o 4x 32 位定時器o 1x 看門狗定時器o 功耗（待確認）o 滿載：待定uA/MHz @ 25°Co 運行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存儲器o 待機：待定@ 25°C，內部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 樣本o 可通過8:1 多路復用器選擇輸入o 1 個帶有集成PHY 的USB 2.0 高速雙角色端口o 兩個SD / SDIO 主機接口o SD/SDIO 2.0 模式：時鐘高達50MHzo LCD 控制器o 分辨率高達480x320o 6800 和8080 異步模式（8 位）o JTAG 調試功能o 3 個PWM（6 個輸出），3 個捕捉和3 個QEP 模塊o 4x UART，帶有HW 流控制，最高可達4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高達25MHz，1x SPI 從器件高達10MHzo 32 個GPIOo 68 引腳QFN 封裝o 溫度范圍：-40 至85°C4.1 帶FPU 內核的ARM?CORTEX?-M4帶有FPU 處理器的ARM?Cortex?-M4 是一款32 位RISC 處理器，具有出色的代碼和功率效率。它支持一組DSP 指令，以允許高效執行信號處理算法，非常適合于可穿戴和其他嵌入式市場。集成的單精度FPU（浮點單元）便于重用第三方庫，從而縮短開發時間。內部內存保護單元（MPU）用于管理對內的訪問，以防止一個任務意外破壞另一個活動任務使用的內存。集成緊密耦合的嵌套向量中斷控制器，提供多達16 個優先級。4.2 系統內存Bock 包含512kB 零等待狀態SRAM，非常適合于當今算法日益增長的需求。同時，內存被細分為更小的區，從而可以單獨地關閉以降低功耗。4.3 閃存和XIP 單元提供1MB 的集成NOR 閃存，以支持CPU 直接執行。為了提高性能，XIP 單元具有集成的緩存系統。緩沖內存與系統內存共享。與從系統內存運行性能相比，XIP 單元使得許多應用程序的運行接近100％。4.4 ROM集成ROM 固件包含通過NOR 閃存正常引導所需的引導加載程序，支持用于批量生產的閃存編程，還包括用于調試目的的UART 和USB 啟動功能。
標簽： tg401
上傳時間： 2022-06-06
上傳用戶：qdxqdxqdxqdx
本文主要研究基于嵌入式實時操作系統uC/OS-11在AM上的移植。從成本、性能和功耗三方面考慮，系統硬件平臺采用ARMTDM微處理器。從系統的穩定性、可靠性和資源有效管理的角度，軟件平臺采用實時操作系統uC/OS-II.系統采取軟硬件協同設計的方法完成整個平臺的構建，全文從硬件平臺、關鍵代碼的設計、操作系統的移植三個方面闡述了基于ARM的嵌入式系統的設計過程。關鍵代碼的設計包括啟動代碼、中斷處理程序、FASH燒寫程序的設計和開發，文中分析了各部分代碼的設計流程，并給出關鍵程序流程圖和部分源碼，是設計嵌入式系統開發的關鍵部分。在操作系統的移植過程中，實現了嵌入式系統對ARM微處理器的移植，論文介紹了uCOS-11的文件結構和ARMTM的寄存器結構及運行模式，結合具體源代碼討論了操作系統移植的實現流程。整個系統設計完成以后在多刃劍開發板上進行了試驗，基本達到所要求的各項性能指標。
上傳時間： 2022-06-22
上傳用戶：
內容簡介介紹FreescaleH（CS12系列16位微控制器的中央處理器結構、S12存儲器、512指令系統、S12匯編程序設計與實例、Sl2輸出/輸入端口、中斷系統、定時器模塊、模/數轉換模塊、脈寬調制模塊、SPl和SCI串行通信模塊、Sl2微控制器應用實例和HCS]2在線調試等。并以MC9S12x；128為例，較詳盡地列出了大量相關功能寄存器的作用及設置方法，還針對以上功能模塊給出了已經調試通過的匯編語言或C語言例程。本書是針對已其有微控制器的基本知識而需要應用HCS]2系列微控制器的讀者，通過本書的學習可以更快地掌握Freescale16位微控制器HCS12系列的基本功能，本書可作為汽車電子、自動控制、智能家電、儀器儀表等領域工程技術人員的參考書，也可作為高等院校相關專業高年級本科生、研究生的教材以及教師的教學參考書。
上傳時間： 2022-06-23
上傳用戶：
/產初始化RTL8019AS，PAGE2寄存器只讀，PAGE3寄存器不是NE2000兼容的，均不用設置材/使用0x40-0x4b為網卡的發送緩沖區，共12頁，剛好存儲2個最大的以太網數據包。使用0x4c-0x7f為網卡的接收緩沖區，共52頁，因此PSTART=0x4c，PSTOP=0x80（0x80為停止頁，接收緩沖區直到Ox7f，不包括0x80），剛開始時，網卡沒有接收到任何數據包，因此BNRY設置為指向第一個接收緩沖區的頁0x4c）*/void RTL8019lnitO REG00=0×21；/選擇頁0的寄存器，網卡停止運行，因為還沒有初始化REGO1=Ox4c；/寄存器PSTART，設置接收緩沖區的起始頁的地址REG02=0×80；/寄存器PSTOP，設置接收緩沖區的結束頁的地址REG03=0x4c；//寄存器BNRY，設置為指向第一個接收緩沖區的頁Ox4c（用作讀指針）REG04=0x40；/寄存器TPSR.發送起始頁地址初始化為指向第一個發送緩沖區的頁REGOx=0xce；/*接收配置寄存器RCR，設置為僅接收自己地址的數據包以及廣播地址和多點播送地址數據包，小于64字節的包丟棄，校驗錯的數據包不接收材REG0d=0xe0；/發送配置寄存器TCR，設置為啟用crc自動生成和校驗，正常模式工作REG0e=0xc8；/*數據配置寄存器DCR，設置為使用FIFO緩存，普通模式，8位數據傳輸，字節順序為高位字節在前，低位字節在后*制REGOf=0x00；/中斷屏蔽資存器IMR，設置為屏蔽所有中斷SelectPage（l）；/選擇頁l的寄存器REG07-0x4d；/寄存器CURR.設置為指向當前正在寫的頁的下一頁（用作寫指針）
上傳時間： 2022-06-24
上傳用戶：
網上的資源，但是么有word形式。想免費分享，但必須有1積分。 FOC主要是通過對電機電流的控制實現對電機轉矩(電流)、速度、位置的控制。通常是電流作為最內環，速度是中間環，位置作為最外環。本程序是DSP2812控制永磁同步電機高精度控制代碼，根據Uref實際所在的扇區，確定Tx和Ty實際所對應的電壓矢量，就可以計算出T1，T2，T3的值；然后再根據Uref所在的扇區畫出類似圖十三的三相PWM波形，就可以確定T1，T2，T3分別對應到三相A，B，C的哪一個通道，再賦值給對應通道的捕獲比較寄存器，就完成了SVPWM算法。適合從事電機控制方面工作的研發人員作為參考學習使用。
上傳時間： 2022-07-04
上傳用戶：
本資源為2015年全國大學生電子設計競賽A題，其中包含了代碼及電路圖，有需要的朋友可以下載。下面是本資源的部分摘要：本系統以STM32單片機為主控制器，以非隔離式Buck-Boost型電路為核心，設計并制作用于電池儲能裝置的雙向DC-DC變換器，實現可按鍵設定亦可自動轉換電池充放電模式的功能。系統由STM32內部寄存器及擴展口功能，加上按鍵模塊、集成運放模塊、LCD液晶顯示模塊、雙向DC-DC變換電路組成。提高了電源效率，有效的保護了電路，經測試，系統能夠實現基礎部分所有要求。
標簽： DC-DC變換器 全國大學生電子設計競賽
上傳時間： 2022-07-05
上傳用戶：得之我幸78
1.深入研究PCIe和千兆以太網，了解PCIe和千兆以太網的技術優勢，具體分析PCle和千兆以太網的傳輸協議，詳細說明PCleTLP數據包格式和以太網標2.完成PCIe DMA數據傳輸系統設計。設計方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端的驅動和C應用程序開發。FPGA端基于PCle IP Core完成了發送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設計。定義了相應模塊的接口，并分析了數據傳輸的時序。PC端采用WinDriver進行PCle的驅動開發，并根據WinDriver提供的驅動API函數完成C應用程序的設計。3.完成千兆以太網數據傳輸系統設計。設計方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端Winpcap應用程序開發。FPGA端基于嵌入式三態以太網MACIPCore，設計了發送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應模塊的接口，并分析了數據傳輸經過Locallink接口和Client用戶接口上的傳輸時序。PC端采用Winpcap提供的網絡編程完成了C應用程序的設計，實現了捕獲FPGA端發送的數據包以及發送原始數據包至FPGA端的功能。4.PCIe DMA數據傳輸系統和千兆以太網數據傳輸系統在Xilinx ML507開發板上進行了性能測試。記錄FPGA與PC間進行讀寫測試的結果，驗證這兩個系統的可用性和穩定性，最后分析了影響系統傳輸速率的原因以及系統目前仍存在的不足。
上傳時間： 2022-07-11
上傳用戶：xsr1983
