Extensively rewritten to present the C++11 language, standard library, and key design techniques as an integrated whole, Stroustrup thoroughly addresses changes that make C++11 feel like a whole new language, offering definitive guidance for leveraging its improvements in performance, reliability, and clarity. C++ programmers around the world recognize Bjarne Stoustrup as the go-to EXPERT for the absolutely authoritative and exceptionally useful information they need to write outstanding C++ programs. Now, as C++11 compilers arrive and development organizations migrate to the new standard, they know exactly where to turn once more: Stoustrup's C++ Programming Language, Fourth Edition.Bjarne Stroustrup是C++的設(shè)計(jì)師和最早的實(shí)現(xiàn)者，也是《C++程序設(shè)計(jì)語(yǔ)言》、《帶標(biāo)注的C++參考手冊(cè)》和《C++語(yǔ)言的設(shè)計(jì)與演化》的作者。他從丹麥Aarhus大學(xué)和英國(guó)牛津大學(xué)畢業(yè)，現(xiàn)在是AT&T大規(guī)模程序設(shè)計(jì)研究部的負(fù)責(zé)人，AT&T特別成員，AT&T貝爾實(shí)驗(yàn)室特別成員，以及ACM特別成員。Stroustrup的研究興趣包括分布式系統(tǒng)、操作系統(tǒng)、模擬、設(shè)計(jì)和程序設(shè)計(jì)。他也是Addison·Wesley的C++In-Depth系列書(shū)籍的編輯。
標(biāo)簽： C++
上傳時(shí)間： 2022-02-01
上傳用戶：
Cadence Allegro是一款專業(yè)的PCB設(shè)計(jì)軟件，是世界上最大的電子設(shè)計(jì)技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計(jì)軟件，它的知名度在全球電子設(shè)計(jì)行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計(jì)布線，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動(dòng)布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真等等。包括：* Concept HDL原理圖設(shè)計(jì)輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro EXPERT專家級(jí)PCB版圖編輯工具 (NT & Unix)* SPECTRA EXPERT AutoRouter 專家級(jí)pcb自動(dòng)布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進(jìn)的MCM封裝設(shè)計(jì)工具allegro 特點(diǎn)1.系統(tǒng)軟件互聯(lián)服務(wù)平臺(tái)可以跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)性能卓越互聯(lián)。2.應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費(fèi)和減少設(shè)計(jì)周期時(shí)間。4.管束驅(qū)動(dòng)器的Allegro步驟包含高級(jí)作用用以設(shè)計(jì)捕獲、信號(hào)完整性和物理學(xué)完成。5.因?yàn)樗€獲得CadenceEncounter與Virtuoso服務(wù)平臺(tái)的適用。6.Allegro協(xié)同設(shè)計(jì)方式促使高效率的設(shè)計(jì)鏈協(xié)作變成實(shí)際。
標(biāo)簽： Allegro
上傳時(shí)間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計(jì)軟件，是世界上最大的電子設(shè)計(jì)技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計(jì)軟件，它的知名度在全球電子設(shè)計(jì)行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計(jì)布線，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動(dòng)布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真等等。包括：* Concept HDL原理圖設(shè)計(jì)輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro EXPERT專家級(jí)PCB版圖編輯工具 (NT & Unix)* SPECTRA EXPERT AutoRouter 專家級(jí)pcb自動(dòng)布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進(jìn)的MCM封裝設(shè)計(jì)工具allegro 特點(diǎn)1.系統(tǒng)軟件互聯(lián)服務(wù)平臺(tái)可以跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)性能卓越互聯(lián)。2.應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費(fèi)和減少設(shè)計(jì)周期時(shí)間。4.管束驅(qū)動(dòng)器的Allegro步驟包含高級(jí)作用用以設(shè)計(jì)捕獲、信號(hào)完整性和物理學(xué)完成。5.因?yàn)樗€獲得CadenceEncounter與Virtuoso服務(wù)平臺(tái)的適用。6.Allegro協(xié)同設(shè)計(jì)方式促使高效率的設(shè)計(jì)鏈協(xié)作變成實(shí)際。
標(biāo)簽： Allegro
上傳時(shí)間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計(jì)軟件，是世界上最大的電子設(shè)計(jì)技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計(jì)軟件，它的知名度在全球電子設(shè)計(jì)行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計(jì)布線，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動(dòng)布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真等等。包括：* Concept HDL原理圖設(shè)計(jì)輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro EXPERT專家級(jí)PCB版圖編輯工具 (NT & Unix)* SPECTRA EXPERT AutoRouter 專家級(jí)pcb自動(dòng)布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進(jìn)的MCM封裝設(shè)計(jì)工具allegro 特點(diǎn)1.系統(tǒng)軟件互聯(lián)服務(wù)平臺(tái)可以跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)性能卓越互聯(lián)。2.應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費(fèi)和減少設(shè)計(jì)周期時(shí)間。4.管束驅(qū)動(dòng)器的Allegro步驟包含高級(jí)作用用以設(shè)計(jì)捕獲、信號(hào)完整性和物理學(xué)完成。5.因?yàn)樗€獲得CadenceEncounter與Virtuoso服務(wù)平臺(tái)的適用。6.Allegro協(xié)同設(shè)計(jì)方式促使高效率的設(shè)計(jì)鏈協(xié)作變成實(shí)際。
標(biāo)簽： Allegro
上傳時(shí)間： 2022-06-20
上傳用戶：canderile
Cadence Allegro是一款專業(yè)的PCB設(shè)計(jì)軟件，是世界上最大的電子設(shè)計(jì)技術(shù)和配套服務(wù)的 EDA 供貨商之一，在EDA工具中屬于高端的PCB設(shè)計(jì)軟件，它的知名度在全球電子設(shè)計(jì)行業(yè)領(lǐng)域內(nèi)如雷貫耳，是電子行業(yè)創(chuàng)新的領(lǐng)導(dǎo)者。allegro主要用于PCB設(shè)計(jì)布線，為當(dāng)前高速、高密度、多層的復(fù)雜 PCB 設(shè)計(jì)布線提供了最完美解決方案。allegro 功能包括原理圖輸入、生成、模擬數(shù)字/混合電路仿真，fpga設(shè)計(jì)，pcb編輯和自動(dòng)布局布線mcm電路設(shè)計(jì)、高速pcb版圖的設(shè)計(jì)仿真等等。包括：* Concept HDL原理圖設(shè)計(jì)輸入工具，有for NT和for Unix的產(chǎn)品。* Check Plus HDL原理圖設(shè)計(jì)規(guī)則檢查工具。(NT & Unix)* SPECTRA Quest Engineer PCB版圖布局規(guī)劃工具(NT & Unix)* Allegro EXPERT專家級(jí)PCB版圖編輯工具 (NT & Unix)* SPECTRA EXPERT AutoRouter 專家級(jí)pcb自動(dòng)布線工具* SigNoise信噪分析工具* EMControl電磁兼容性檢查工具* Synplify FPGA / CPLD綜合工具* HDL Analyst HDL分析器* Advanced Package Designer先進(jìn)的MCM封裝設(shè)計(jì)工具allegro 特點(diǎn)1.系統(tǒng)軟件互聯(lián)服務(wù)平臺(tái)可以跨集成電路、封裝和PCB協(xié)同設(shè)計(jì)性能卓越互聯(lián)。2.應(yīng)用平臺(tái)的協(xié)同設(shè)計(jì)方式，技術(shù)工程師能夠 快速提升I/O油壓緩沖器中間和跨集成電路、封裝和PCB的系統(tǒng)軟件互連。3.該方式能防止硬件返修并減少硬件成本費(fèi)和減少設(shè)計(jì)周期時(shí)間。4.管束驅(qū)動(dòng)器的Allegro步驟包含高級(jí)作用用以設(shè)計(jì)捕獲、信號(hào)完整性和物理學(xué)完成。5.因?yàn)樗€獲得CadenceEncounter與Virtuoso服務(wù)平臺(tái)的適用。6.Allegro協(xié)同設(shè)計(jì)方式促使高效率的設(shè)計(jì)鏈協(xié)作變成實(shí)際。
標(biāo)簽： Allegro
上傳時(shí)間： 2022-06-20
上傳用戶：canderile
約束管理器是一個(gè)交叉的平臺(tái)，以工作簿和工作表的形式在Cadence PCB設(shè)計(jì)流程中用于管理所有工具的高速電子約束。約束管理器讓你定義、查看和校驗(yàn)從原理圖到分析到PCB設(shè)計(jì)實(shí)現(xiàn)的設(shè)計(jì)流程中每一步的約束。可以使用約束管理器和SigXplorer EXPERT開(kāi)發(fā)電路的拓?fù)洳⒌贸鲭娮蛹s束，可以包含定制約束、定制測(cè)量和定制激勵(lì)。本培訓(xùn)教材描述的主要是怎樣在約束管理器中提取約束，并且約束如何與原理圖和PCB的屬性同步。本教材的內(nèi)容是約束管理器、Concept HDL和PCB Design的緊密集成的集錦。所謂約束就是用戶定義的限制條件，當(dāng)在板上走線和放置元件時(shí)會(huì)遵守這些約束。電子約束（ECSets）就是限制PCB上與電行為有關(guān)的對(duì)象，比如可以設(shè)置某個(gè)網(wǎng)絡(luò)最大傳輸延遲為2ns。
上傳時(shí)間： 2022-07-07
上傳用戶：jason_vip1
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
