基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測量技術(shù)。同時(shí)采用閘門測量技術(shù)完成脈寬,占空比的測量。
標(biāo)簽： CPLD FPGA 可編程邏輯器件
上傳時(shí)間： 2013-08-09
上傳用戶：yd19890720
VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計(jì)
標(biāo)簽： VHDL FPGA VGA 接口
上傳用戶：15071087253
fpga 基礎(chǔ)篇 對初學(xué)者有用 好好看看 挺好
標(biāo)簽： fpga
上傳用戶：com1com2
基于FPGA的VGA圖像控制器的設(shè)計(jì)與實(shí)現(xiàn)
標(biāo)簽： FPGA VGA 圖像控制器
上傳用戶：sclyutian
作為一個(gè)簡明的教程，主要宗旨是讓初學(xué)者快速地了解FPGA/SOPC（可編程片上系統(tǒng)）開發(fā)的流程。
標(biāo)簽： FPGA SOPC 可編程片上系統(tǒng) 流程
上傳用戶：hphh
《FPGA嵌入式應(yīng)用系統(tǒng)開發(fā)典型實(shí)例》-書的光盤資料，該資料是用VHDL語言編寫，作者：葉淦華
標(biāo)簽： FPGA 嵌入式應(yīng)用 典型 光盤
上傳用戶：teddysha
詳細(xì)的說明了FPGA設(shè)計(jì)的整個(gè)流程\r\nFPGA設(shè)計(jì)全流程Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： Modelsim Synplify FPGA ISE
上傳用戶：hzakao
基于DAC0832的示波器顯示電路(FPGA)
標(biāo)簽： 0832 FPGA DAC 示波器
上傳用戶：wfeel
基于DSP＋FPGA的實(shí)時(shí)圖像識別系統(tǒng)硬件與算法設(shè)計(jì)
標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像 識別系統(tǒng)
上傳用戶：zczc
FPGA實(shí)現(xiàn) DDS_講的非常詳細(xì),師兄的一片論文
標(biāo)簽： FPGA DDS
上傳用戶：caixiaoxu26
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
