Accessing IDE Hard disk by ATmega32 microcontroller (Proteus simulation include)
標(biāo)簽： microcontroller simulation Accessing Proteus
上傳時(shí)間： 2017-08-06
上傳用戶：qq1604324866
Delphi Hard Disk - Check Disk and Format Disk Components.
標(biāo)簽： Disk Components Delphi Format
上傳時(shí)間： 2014-01-06
上傳用戶：ynzfm
USB-DISK read&write U盤讀寫的一些相關(guān)資料,有一些基本的電路連接例子
標(biāo)簽： USB-DISK write read U盤
上傳時(shí)間： 2014-01-27
上傳用戶：hxy200501
Detect USB flash disk
標(biāo)簽： Detect flash disk USB
上傳時(shí)間： 2017-08-20
上傳用戶：jing911003
Project to Read Hard Disk data (raw format) at Windows Run Time
標(biāo)簽： Project Windows format Hard
上傳時(shí)間： 2017-09-03
上傳用戶：lanwei
Visual Basic Low Level Disk Acces
標(biāo)簽： Visual Basic Acces Level
上傳時(shí)間： 2013-12-23
上傳用戶：王楚楚
Windows WDM Ram Disk Driver source code Allocate a ram for Ram drive disk
標(biāo)簽： Windows Driver Source Disk code WDM Ram
上傳時(shí)間： 2016-08-25
上傳用戶：simonpeng
MicroC/OS-II The Real-Time Kernel Second Edition By Jean J. Labrosse CMP Books, CMP Media LLC Copyright 2002 by CMP Books ISBN 1-57820-103-9 CMP Books CMP Media LLC 1601 West 23rd Street, Suite 200 Lawrence, Kansas 66046 785-841-1631 www.cmpbooks.com email: books@cmp.com The programs and applications on this disk have been carefully tested, but are not guaranteed for any particular purpose. The publisher does not offer any warranties and does not guarantee the accuracy, adequacy, or completeness of any information and is not responsible for any errors or omissions or the results obtained from use of such information.
標(biāo)簽： MicroCOS_II 嵌入式 實(shí)時(shí)操作系統(tǒng)
上傳時(shí)間： 2013-06-09
上傳用戶：zhyiroy
并行總線PATA從設(shè)計(jì)至今已快20年歷史，如今它的缺陷已經(jīng)嚴(yán)重阻礙了系統(tǒng)性能的進(jìn)一步提高，已被串行ATA(Serial ATA)即SATA總線所取代。SATA作為新一代磁盤接口總線，采用點(diǎn)對(duì)點(diǎn)方式進(jìn)行數(shù)據(jù)傳輸，內(nèi)置數(shù)據(jù)/命令校驗(yàn)單元，支持熱插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的傳輸速度。目前SATA已在存儲(chǔ)領(lǐng)域廣泛應(yīng)用，但國(guó)內(nèi)尚無獨(dú)立研發(fā)的面向FPGA的SATAIP CORE，在這樣的條件下設(shè)計(jì)面向FPGA應(yīng)用的SATA IP CORE具有重要的意義。 本論文對(duì)協(xié)議進(jìn)行了詳細(xì)的分析，建立了SATA IP CORE的層次結(jié)構(gòu)，將設(shè)備端SATA IP CORE劃分成應(yīng)用層、傳輸層、鏈路層和物理層；介紹了實(shí)現(xiàn)該IPCORE所選擇的開發(fā)工具、開發(fā)語(yǔ)言和所選用的芯片；在此基礎(chǔ)上著重闡述協(xié)議IP CORE的設(shè)計(jì)，并對(duì)各個(gè)部分的設(shè)計(jì)予以分別闡述，并編碼實(shí)現(xiàn)；最后進(jìn)行綜合和測(cè)試。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)實(shí)現(xiàn)了1.5Gbps的串行傳輸鏈路；設(shè)計(jì)滿足協(xié)議需求、適合FPGA設(shè)計(jì)的并行結(jié)構(gòu)，實(shí)現(xiàn)了多狀態(tài)機(jī)的協(xié)同工作：在高速設(shè)計(jì)中，使用了流水線方法進(jìn)行并行設(shè)計(jì)，以提高速度，考慮到系統(tǒng)不同部分復(fù)雜度的不同，設(shè)計(jì)采用部分流水線結(jié)構(gòu)；采用在線邏輯分析儀Chipscope pro與SATA總線分析儀進(jìn)行片上調(diào)試與測(cè)試，使得調(diào)試工作方便快捷、測(cè)試數(shù)據(jù)準(zhǔn)確；嚴(yán)格按照SATA1.0a協(xié)議實(shí)現(xiàn)了SATA設(shè)備端IP CORE的設(shè)計(jì)。 最終測(cè)試數(shù)據(jù)表明，本論文設(shè)計(jì)的基于FPGA的SATA IP CORE滿足協(xié)議需求。設(shè)計(jì)中的SATA IP CORE具有使用方便、集成度高、成本低等優(yōu)點(diǎn)，在固態(tài)電子硬盤SSD(Solid-State Disk)開發(fā)中應(yīng)用本設(shè)計(jì)，將使開發(fā)變得方便快捷，更能夠適應(yīng)市場(chǎng)需求。
上傳時(shí)間： 2013-06-21
上傳用戶：xzt
·詳細(xì)說明：外掛硬盤和FLASH的MP3播放器解決方案，用C和匯編編寫，并附帶有電路原理圖- Outside hangs the hard disk and the FLASH MP3 player solution, with C and the assembly compilation, and has the electric circuit schematic diagram in pass
上傳時(shí)間： 2013-06-12
上傳用戶：yangbo69
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
