為了實(shí)現(xiàn)快速準(zhǔn)確地觀測(cè)電機(jī)轉(zhuǎn)速，在直接轉(zhuǎn)矩控制系統(tǒng)的基礎(chǔ)上，采用了基于電機(jī)轉(zhuǎn)子磁鏈的MRAS速度辨識(shí)方法對(duì)系統(tǒng)進(jìn)行速度估計(jì)，并通過(guò)DSP實(shí)現(xiàn)無(wú)速度傳感器的直接轉(zhuǎn)矩控制。利用Matlab對(duì)系統(tǒng)進(jìn)行仿真分析，仿真結(jié)果表明，該方案的設(shè)計(jì)方法正確可行。
標(biāo)簽： DSP 速度傳感器 控制 系統(tǒng)研究
上傳時(shí)間： 2013-11-17
上傳用戶(hù)：xjz632
以O(shè)MAP3530為硬件平臺(tái)，以DVSDK為軟件工具，介紹了協(xié)同開(kāi)發(fā)環(huán)境的搭建方法。說(shuō)明了OMAP3530中ARM和DSP協(xié)同開(kāi)發(fā)的兩種方法，并對(duì)兩種方法的優(yōu)缺點(diǎn)進(jìn)行了比較。
上傳時(shí)間： 2013-11-18
上傳用戶(hù)：ccxzzhm
介紹了一種基于多DSP的并行處理系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，以及其在分布式雷達(dá)組網(wǎng)航跡融合中的實(shí)際應(yīng)用。重點(diǎn)介紹了該系統(tǒng)由1塊系統(tǒng)主板和4塊TS201處理板卡組成的原理和結(jié)構(gòu)，即系統(tǒng)內(nèi)主板與處理板卡的板級(jí)并行設(shè)計(jì)、單塊板卡多DSP并行結(jié)構(gòu)的設(shè)計(jì)、板級(jí)間，單塊板卡內(nèi)傳輸通道的設(shè)計(jì)。通過(guò)具體應(yīng)用說(shuō)明，該多DSP并行處理系統(tǒng)充分體現(xiàn)了航跡融合的實(shí)時(shí)、高速特性，作為硬件處理平臺(tái)具備高速、通用的特點(diǎn)。
標(biāo)簽： DSP 并行處理 系統(tǒng)研究
上傳時(shí)間： 2014-09-01
上傳用戶(hù)：671145514
介紹了軟件動(dòng)態(tài)鏈接技術(shù)的概念和特點(diǎn)，提出了基于TI TMS320系列DSP的軟件動(dòng)態(tài)鏈接技術(shù)。該技術(shù)解決了可重配置的DSP系統(tǒng)中關(guān)于軟件二進(jìn)制目標(biāo)代碼的動(dòng)態(tài)加載和卸載的問(wèn)題。采用該技術(shù)的軟件重配置方案已成功運(yùn)用于某多功能通信系統(tǒng)，為基于其他系列DSP的可重構(gòu)數(shù)字處理系統(tǒng)提供了一定的參考，在無(wú)人值守設(shè)備、多功能信號(hào)處理設(shè)備方面具有一定的應(yīng)用價(jià)值。
上傳時(shí)間： 2013-10-14
上傳用戶(hù)：lanwei
軟件無(wú)線(xiàn)電的思想已推廣到無(wú)線(xiàn)電通信領(lǐng)域, 該技術(shù)依托于寬頻段、特性均勻的天線(xiàn), 高速的ADö DA 芯片,可編程大規(guī)模邏輯門(mén)陣列, 通用高速的DSP 數(shù)字信號(hào)處理芯片等硬件技術(shù)。介紹了AM 調(diào)制和解調(diào)的數(shù)字化實(shí)現(xiàn)方法, 給出了基于TM S320C32 DSP 芯片實(shí)現(xiàn)AM 調(diào)制解調(diào)算法的主要源程序。經(jīng)測(cè)試, 該軟件設(shè)計(jì)在軟件無(wú)線(xiàn)電硬件平臺(tái)上運(yùn)行良好, 整個(gè)系統(tǒng)的各項(xiàng)性能指標(biāo)均達(dá)到設(shè)計(jì)的要求。
標(biāo)簽： DSP 軟件無(wú)線(xiàn)電 AM調(diào)制 解調(diào)算法
上傳時(shí)間： 2013-10-09
上傳用戶(hù)：xanxuan
《DSP原理及其C編程開(kāi)發(fā)技術(shù)》是一本關(guān)于數(shù)字波形產(chǎn)生、數(shù)字濾波器設(shè)計(jì)、數(shù)字信號(hào)處理工具及技術(shù)應(yīng)用的最新綜合性教材。全書(shū)共包含9章及7個(gè)附錄，前8章分別介紹了DSP開(kāi)發(fā)系統(tǒng)、DSK的輸入輸出、C6x系列處理器的體系結(jié)構(gòu)和指令集、有限沖激響應(yīng)濾波器、無(wú)限沖激響應(yīng)濾波器、快速傅里葉變換、自適應(yīng)濾波器、程序代碼優(yōu)化技術(shù)等內(nèi)容，第9章為DSP的應(yīng)用及學(xué)生的一些課程設(shè)計(jì)。每章開(kāi)始主要介紹基本理論，然后給出一些具體例子和必要的背景知識(shí)，最后給出了一些結(jié)論性的實(shí)驗(yàn)。通過(guò)大量實(shí)驗(yàn)和工程課題的DSP實(shí)時(shí)實(shí)現(xiàn)實(shí)例，該書(shū)為讀者提供了學(xué)習(xí)數(shù)字信號(hào)處理的快速而實(shí)用的方法。為了便于讀者理解，書(shū)中提到的所有程序?qū)嵗伎梢詮木W(wǎng)站上免費(fèi)下載。
標(biāo)簽： DSP 編程 開(kāi)發(fā)技術(shù) 電子書(shū)
上傳時(shí)間： 2013-10-12
上傳用戶(hù)：牧羊人8920
電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理（DSP）設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司（BDTI）驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點(diǎn)DSP分析報(bào)告。 Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過(guò)規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來(lái)自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級(jí)模塊庫(kù)，支持FPGA設(shè)計(jì)人員比傳統(tǒng)HDL設(shè)計(jì)更迅速的實(shí)現(xiàn)并驗(yàn)證復(fù)數(shù)浮點(diǎn)算法。這一設(shè)計(jì)流程非常適合設(shè)計(jì)人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達(dá)、無(wú)線(xiàn)基站、工業(yè)自動(dòng)化、儀表和醫(yī)療圖像等。
上傳時(shí)間： 2015-01-01
上傳用戶(hù)：sunshie
本文是基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實(shí)現(xiàn)（英文資料）
標(biāo)簽： DSP Cyclone Arria 精度可調(diào)
上傳時(shí)間： 2013-10-27
上傳用戶(hù)：yzy6007
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計(jì)方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號(hào)調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動(dòng)電路。同時(shí)給出了DSP和FPGA之間通過(guò)SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設(shè)計(jì)的磁鐵電源控制器有很好的控制和運(yùn)算能力，同時(shí)具有很好的靈活性和可靠性。
上傳時(shí)間： 2013-11-16
上傳用戶(hù)：1051290259
Alter FPGA的設(shè)計(jì)流程以及DSP設(shè)計(jì).
標(biāo)簽： Alter FPGA DSP 設(shè)計(jì)流程
上傳時(shí)間： 2013-11-07
上傳用戶(hù)：dudu1210004
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
