研究實現(xiàn)MUSIC算法的DSP＋FPGA、浮點運算與定點運算混合的硬件設(shè)計方案。\\r\\n
上傳時間： 2013-08-08
上傳用戶：wsq921779565
基于DSP＋FPGA的實時圖像識別系統(tǒng)硬件與算法設(shè)計
標(biāo)簽： FPGA DSP 實時圖像 識別系統(tǒng)
上傳時間： 2013-08-09
上傳用戶：zczc
DSP的使用正呈爆炸式發(fā)展。OFDM、GPS相關(guān)器、FFT、FIR濾波器或H.264之類計算密集型算法在從移動電話到汽車的各種應(yīng)用中都很常見。設(shè)計人員實現(xiàn)DSP有三種選擇：他們可以使用DSP處理器、FPGA或掩膜ASIC。ASIC具有最高的吞吐量、最低的功耗和最低的成本，但其極大的NRE和較長研制周期使其對許多設(shè)計而言并不適用。定制ASIC的研制周期可達(dá)一年之久，比最終產(chǎn)品的使用壽命都長。FPGA已占居較大的市場份額，因為其能提供比DSP處理器更好的吞吐量，而且沒有ASIC的極大NRE和較長研制周期。 因此，常常將基于ARM的MCU和FPGA結(jié)合使用來實現(xiàn)這些設(shè)計，其中FPGA實現(xiàn)設(shè)計的DSP部分。然而，F(xiàn)PGA也有其自身的不足--最突出的是功耗很高(靜態(tài)功耗接近2W)，且性能比ASIC慢。FPGA時鐘用于邏輯執(zhí)行時通常限制為50MHz，而ASIC可以400MHz或更高頻率執(zhí)行邏輯。其他缺點還包括在IP載入基于SRAM的FPGA時安全性還不夠理想，成本也較高。盡管FPGA成本已迅速降低，但價格通常在10,000片左右就不再下降，因此仍比較昂貴。 新型可定制Atmel處理器（CAP）MCU具有的門密度、單元成本、性能和功耗接近基于單元的ASIC，而NRE較低且開發(fā)時間較快。與基于ARM的非可定制標(biāo)準(zhǔn)產(chǎn)品MCU一樣，不需要單獨的ARM許可。 可定制MCU利用新型金屬可編程單元結(jié)構(gòu)（MPCF）ASIC技術(shù)，其門密度介于170K門/mm2與210K門/mm2之間，與基于單元的ASIC相當(dāng)。例如，實現(xiàn)D觸發(fā)器（DFF）的MPCF單元與標(biāo)準(zhǔn)的單元DFF都使用130nm的工藝，所用面積差不多相同。
上傳時間： 2013-10-29
上傳用戶：xymbian
采用基于TI公司高性能Davinci系列TMS320DM6437處理器的SEED-DEC6437 EVM板作為主要硬件平臺，在DSP開發(fā)環(huán)境CCS3.3中采用C語言和匯編語言混合編程實現(xiàn)運動估計算法的DSP移植，并加入人機(jī)接口，使用DSP/BIOS調(diào)度多個任務(wù)，從而實現(xiàn)了從軟件平臺到硬件平臺的移植，成功搭建了一個基于運動估計算法的DSP應(yīng)用系統(tǒng)。研究結(jié)果表明，使用DSP平臺可以使得運動估計算法的實時性更好。
上傳時間： 2014-11-18
上傳用戶：萍水相逢
針對傳統(tǒng)的Max-Log-Map譯碼算法時效性差、存儲空間開銷大的特點，本文對傳統(tǒng)的Max-Log-Map譯碼算法進(jìn)行了改進(jìn)。改進(jìn)的算法對前、后向度量使用了蝶形結(jié)構(gòu)圖，便于DSP實現(xiàn)；將原始幀均分為多個子塊，設(shè)計子塊間的并行運算以減小系統(tǒng)延遲；子塊內(nèi)采取進(jìn)一步地優(yōu)化措施，以減小數(shù)據(jù)存儲量并提高譯碼速率。在DSP C6416平臺上的仿真結(jié)果表明了算法的可實現(xiàn)性與可靠性。
標(biāo)簽： Max-Log-Map DSP 譯碼算法
上傳時間： 2013-11-08
上傳用戶：a296386173
文中基于帶通信號的低通等效原理,采用數(shù)字希爾伯特濾波器實現(xiàn)了數(shù)字包絡(luò)檢波器,并在CCS中實現(xiàn)了軟件調(diào)試。其中,通過使用LinkforCCS和DSP的函數(shù)庫DSPLIB縮短了程序的開發(fā)時間,提高了算法的實現(xiàn)效率。
標(biāo)簽： DSP 數(shù)字 調(diào)幅解調(diào)器 算法
上傳時間： 2013-10-09
上傳用戶：gaoqinwu
DSP算法大全C語言版本
上傳時間： 2013-10-27
上傳用戶：zhyiroy
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-11-07
上傳用戶：defghi010
針對實際應(yīng)用中電子戰(zhàn)設(shè)備對雷達(dá)信號分選的實時性要求，在分析了序列差直方圖算法和多核DSP任務(wù)并行模式的基礎(chǔ)上，設(shè)計了基于TMS320C6678的八核DSP雷達(dá)信號分選電路，對密集的雷達(dá)信號進(jìn)行分選。實驗結(jié)果表明：該電路可對常規(guī)雷達(dá)信號實現(xiàn)快速分選，并且分選效果良好，系統(tǒng)可靠性高。
標(biāo)簽： SDIF DSP 多核 雷達(dá)信號分選
上傳時間： 2013-10-16
上傳用戶：攏共湖塘
軟件無線電的思想已推廣到無線電通信領(lǐng)域, 該技術(shù)依托于寬頻段、特性均勻的天線, 高速的ADö DA 芯片,可編程大規(guī)模邏輯門陣列, 通用高速的DSP 數(shù)字信號處理芯片等硬件技術(shù)。介紹了AM 調(diào)制和解調(diào)的數(shù)字化實現(xiàn)方法, 給出了基于TM S320C32 DSP 芯片實現(xiàn)AM 調(diào)制解調(diào)算法的主要源程序。經(jīng)測試, 該軟件設(shè)計在軟件無線電硬件平臺上運行良好, 整個系統(tǒng)的各項性能指標(biāo)均達(dá)到設(shè)計的要求。
標(biāo)簽： DSP 軟件無線電 AM調(diào)制 解調(diào)算法
上傳時間： 2013-10-09
上傳用戶：xanxuan
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
