亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

DRAm

動態(tài)隨機存取存儲器（DynamicRandomAccessMemory，DRAm）是一種半導體存儲器，主要的作用原理是利用電容內(nèi)存儲電荷的多寡來代表一個二進制比特（bit）是1還是0。由于在現(xiàn)實中晶體管會有漏電電流的現(xiàn)象，導致電容上所存儲的電荷數(shù)量并不足以正確的判別數(shù)據(jù)，而導致數(shù)據(jù)毀損。因此對于DRAm來說，周期性地充電是一個無可避免的要件。由于這種需要定時刷新的特性，因此被稱為“動態(tài)”存儲器。相對來說，靜態(tài)存儲器（SRAM）只要存入數(shù)據(jù)后，縱使不刷新也不會丟失記憶。

  • 基于 MAXII 的CPLD 對mobil DRAm 的讀寫操作

    基于 MAXII 的CPLD 對mobil DRAm 的讀寫操作，內(nèi)帶源碼和測試激勵文件

    標簽： MAXII mobil CPLD DRAm

    上傳時間： 2013-08-22

    上傳用戶：luopoguixiong

  • DRAm內(nèi)存模塊的設計技術(shù)

    第二部分：DRAm 內(nèi)存模塊的設計技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設計.............................................................................145第三章 內(nèi)存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時序分析...................................154第四章 內(nèi)存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數(shù)據(jù)信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進一步探討，本文所總結(jié)的內(nèi)存設計技術(shù)就是針對SDRAm 而言(包括SDR 和DDR)。現(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAm II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

    標簽： DRAm 內(nèi)存模塊 設計技術(shù)

    上傳時間： 2014-01-13

    上傳用戶：euroford

  • DRAm內(nèi)存模塊的設計技術(shù)

    第二部分：DRAm 內(nèi)存模塊的設計技術(shù)..............................................................143第一章 SDR 和DDR 內(nèi)存的比較..........................................................................143第二章 內(nèi)存模塊的疊層設計.............................................................................145第三章 內(nèi)存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內(nèi)存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內(nèi)存模塊時序分析...................................154第四章 內(nèi)存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數(shù)據(jù)信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章 內(nèi)存模塊的功耗計算.............................................................................172第六章 實際設計案例分析.................................................................................178 目前比較流行的內(nèi)存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內(nèi)存采用阻抗受控制的串行連接技術(shù),在這里我們將不做進一步探討，本文所總結(jié)的內(nèi)存設計技術(shù)就是針對SDRAm 而言(包括SDR 和DDR)。現(xiàn)在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態(tài)內(nèi)存，其核心技術(shù)是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAm II。DDR 的全稱是Double Data Rate，也就是雙倍的數(shù)據(jù)傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數(shù)據(jù)的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內(nèi)存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

    標簽： DRAm 內(nèi)存模塊 設計技術(shù)

    上傳時間： 2013-10-18

    上傳用戶：宋桃子

  • 免費的AHDL模塊庫,包括IIC控制器,DRAm控制器,UART等28個模塊,AHDL源代碼

    免費的AHDL模塊庫,包括IIC控制器,DRAm控制器,UART等28個模塊,AHDL源代碼

    標簽： AHDL DRAm UART IIC

    上傳時間： 2013-12-30

    上傳用戶：thesk123

  • use dsp5402 DRAm to let green led flashing in order to test dsp

    use dsp5402 DRAm to let green led flashing in order to test dsp

    標簽： dsp flashing green order

    上傳時間： 2015-04-16

    上傳用戶：zhangyi99104144

  • 2410 nand boot load!（4K DRAm) 0地址開始運行

    2410 nand boot load!（4K DRAm) 0地址開始運行，沒有象VIVI拷貝自身到 高端內(nèi)存運行，可以用它加載UBOOT。 也可以改寫它用來引導自己的系統(tǒng)

    標簽： 2410 nand boot DRAm

    上傳時間： 2014-01-12

    上傳用戶：xuanjie

  • 三星公司SDRAm（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAm） 器件操作時序

    三星公司SDRAm（K4S643232H-TC/L60 4 Banks x 512K x 32Bit Synchronous DRAm） 器件操作時序，本中文的頁碼和原英文對應的頁碼內(nèi)容相對應

    標簽： Synchronous 643232 SDRAm Banks

    上傳時間： 2015-05-26

    上傳用戶：lingzhichao

  • 本程式為使用Verilog語言寫控制DRAm的控制模塊, 可以簡易的控制DRAm IC, 本程式已經(jīng)過系統(tǒng)驗證.

    本程式為使用Verilog語言寫控制DRAm的控制模塊, 可以簡易的控制DRAm IC, 本程式已經(jīng)過系統(tǒng)驗證.

    標簽： DRAm Verilog 控制 程式

    上傳時間： 2014-01-14

    上傳用戶：tzl1975

  • vhdl SOPC solution sram DRAm uart

    vhdl SOPC solution sram DRAm uart

    標簽： solution vhdl SOPC DRAm

    上傳時間： 2014-01-05

    上傳用戶：qq521

  • vhdl SOPC solution sram DRAm uart -2

    vhdl SOPC solution sram DRAm uart -2

    標簽： solution vhdl SOPC DRAm

    上傳時間： 2014-09-11

    上傳用戶：youth25

主站蜘蛛池模板： 恩平市| 阳信县| 特克斯县| 大悟县| 恩施市| 广平县| 株洲市| 翼城县| 天柱县| 涞源县| 乐亭县| 临沧市| 邢台县| 额尔古纳市| 崇义县| 阜南县| 平南县| 嘉黎县| 西安市| 英吉沙县| 榆林市| 元阳县| 丹东市| 特克斯县| 田东县| 肥西县| 松桃| 榆社县| 托里县| 睢宁县| 兴安县| 同德县| 永城市| 高州市| 萍乡市| 宝鸡市| 曲周县| 凭祥市| 佛冈县| 普洱| 江川县|